【正文】 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文江蘇財(cái)經(jīng)職業(yè)技術(shù)學(xué)院學(xué)生畢業(yè)設(shè)計(jì)（論文）報(bào)告系 別： 機(jī)械與電子工程系 專(zhuān) 業(yè)： 電子信息 班 號(hào)： 10電信 學(xué) 生 姓 名： 王肖肖 學(xué) 生 學(xué) 號(hào)： 1011202130 設(shè)計(jì)（論文）題目： 數(shù)字頻率計(jì)設(shè)計(jì) 指 導(dǎo) 教 師： 丁琳 設(shè) 計(jì) 地 點(diǎn)： 江蘇財(cái)經(jīng)職業(yè)技術(shù)學(xué)院 起 迄 日 期： ~ 畢業(yè)設(shè)計(jì)（論文）任務(wù)書(shū)專(zhuān)業(yè) 電子信息 班級(jí) 10電信 姓名 王肖肖 一、課題名稱(chēng)： 數(shù)字頻率計(jì)設(shè)計(jì) 二、主要技術(shù)指標(biāo)：頻率范圍在0Hz—999999Hz。 用六個(gè)數(shù)碼管顯示，采用8段譯碼器。 不用顯示計(jì)數(shù)的過(guò)程，只要顯示最終的結(jié)果。 設(shè)有Hz與KHz兩檔。 結(jié)果用十進(jìn)制數(shù)顯示。 三、工作內(nèi)容和要求：以EDA 工具為開(kāi)發(fā)平臺(tái)，利用VHDL硬件描述語(yǔ)言，采用自頂向下和基于庫(kù)的設(shè)計(jì) ，這樣不但可以不必了解硬件結(jié)構(gòu)的設(shè)計(jì)，從而還能使系統(tǒng)大大地簡(jiǎn)化，并提高了整體的性能和可靠性。 用VHDL在CPLD器件上實(shí)現(xiàn)一種數(shù)字頻率計(jì)測(cè)頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼管顯示被測(cè)信號(hào)的頻率，這樣不僅能夠測(cè)量頻率，還可以測(cè)量其他的物理量，具有體積小、可靠性高和功耗低的特點(diǎn)。 四、主要參考文獻(xiàn)： 《EDA技術(shù)與項(xiàng)目訓(xùn)練》 《電子測(cè)量技術(shù)》 蔣煥文，孫續(xù)，電子測(cè)量（第二版），中國(guó)計(jì)量出版社（中） 學(xué) 生（簽名） 年 月 日 指 導(dǎo) 教師（簽名） 年 月 日 教研室主任（簽名） 年 月 日 系 主 任（簽名） 年 月 日畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告設(shè)計(jì)（論文）題目數(shù)字頻率計(jì)設(shè)計(jì)一、 選題的背景和意義： 在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此，頻率的測(cè)量就顯得更為重要。數(shù)字式頻率計(jì)的測(cè)量原理有兩類(lèi)：一是直接測(cè)頻法，即在一定閘門(mén)時(shí)間內(nèi)測(cè)量被測(cè)信號(hào)的脈沖個(gè)數(shù)；二是間接測(cè)頻法即測(cè)周期法，如周期測(cè)頻法。本設(shè)計(jì)中使用的就是直接測(cè)頻法。 數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測(cè)量誤差、可靠性差。隨著現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的廣泛應(yīng)用，以EDA工具作為開(kāi)發(fā)手段，運(yùn)用VHDL等硬件描述語(yǔ)言，將使整個(gè)系統(tǒng)大大簡(jiǎn)化，提高了系統(tǒng)的整體性能和可靠性。二、 課題研究的主要內(nèi)容： 制作一個(gè)由EDA技術(shù)產(chǎn)生的從0Hz—999999Hz的數(shù)字頻率計(jì)，并將所需得到的頻率通過(guò)數(shù)碼管顯示出來(lái)。 數(shù)字頻率計(jì)主要有5個(gè)模塊來(lái)組成：頻率控制模塊、十進(jìn)制計(jì)數(shù)器模塊、鎖存模塊、譯碼模塊和系統(tǒng)模塊。三、 主要研究（設(shè)計(jì)）方法論述：首先通過(guò)頻率控制模塊，將clk信號(hào)分頻再取反給鎖存和計(jì)數(shù)兩個(gè)使能端。 其次通過(guò)十進(jìn)制計(jì)數(shù)器模塊實(shí)現(xiàn)對(duì)輸入信號(hào)周期的計(jì)數(shù)。 然后通過(guò)鎖存模塊實(shí)現(xiàn)對(duì)計(jì)數(shù)器結(jié)果的鎖存，并將其送入譯碼模塊。 再通過(guò)譯碼模塊實(shí)現(xiàn)對(duì)計(jì)數(shù)結(jié)果的譯碼，讓其直觀地顯示于數(shù)碼管上。 再然后通過(guò)系統(tǒng)模塊來(lái)實(shí)現(xiàn)對(duì)各模塊功能的整合，并實(shí)現(xiàn)整個(gè)系統(tǒng)的功能。最后修改并最終完成論文設(shè)計(jì)。四、設(shè)計(jì)（論文）進(jìn)度安排：時(shí)間（迄止日期）工 作 內(nèi) 容查閱相關(guān)資料，確定設(shè)計(jì)題目；明確設(shè)計(jì)任務(wù)，填寫(xiě)開(kāi)題報(bào)告，擬定初步方案；了解相關(guān)引腳的功能和硬件系統(tǒng)總體方案的初步設(shè)計(jì)；完成中期檢查表；查閱資料，撰寫(xiě)初稿完成初稿，交給指導(dǎo)老師審核；修改完善畢業(yè)設(shè)計(jì)；定稿，完成設(shè)計(jì)；五、指導(dǎo)教師意見(jiàn)：　　　　　　　　　　　　 指導(dǎo)教師簽名： 年 月 日六、系部意見(jiàn)：　　　　　　　　　　　 系主任簽名： 年 月 日數(shù)字頻率計(jì)設(shè)計(jì)目錄摘要Abstract第1章 前言…………………………………………………………..…………….1第2章 EDA的發(fā)展歷程及其應(yīng)用……………………………………………….2 電子設(shè)計(jì)自動(dòng)化發(fā)展概述…………………………………………….2 什么是電子設(shè)計(jì)自動(dòng)化……………………………………………….2 EDA的發(fā)展階段及特點(diǎn)………………………………………………..2 EDA的應(yīng)用………………………………………………..……………3 基于EDA的FPGA/CPLD的開(kāi)發(fā)……………………………………….3 FPGA/CPLD的介紹………………………………………………..……3 基于EDA工具的FPGA/CPLD開(kāi)發(fā)流程……………………………….4 用FPGA/CPLD開(kāi)發(fā)的優(yōu)缺點(diǎn)………………………………………….4 FPGA設(shè)計(jì)流程………………………………………………..………..5 VHDL語(yǔ)言………………………………………………..……………..6 VHDL的特點(diǎn)………………………………………………..…………..7…………………………………………..8………………………………………..…………..8 Topdown設(shè)計(jì)方法的優(yōu)點(diǎn)………………………………………..……8 MAX+PLUS II 介紹………………………………………………..…...8第3章 設(shè)計(jì)總體方案…..………..………..………..………..…………………….10第4章 數(shù)字頻率計(jì)的設(shè)計(jì)原理…..………..………..………..………..………….11 頻率計(jì)測(cè)量頻率的原理………………………………………………..…..11 頻率計(jì)測(cè)量頻率的原理圖包含的模塊………………………………….11 頻率計(jì)測(cè)量頻率的原理圖……………………………………………….11 頻率計(jì)測(cè)量周期的原理…………………………………………..………..11 頻率計(jì)測(cè)量周期的原理圖包含的模塊………………………………….11 頻率計(jì)測(cè)量周期的原理圖……………………………………………….12第5章 數(shù)字頻率計(jì)的設(shè)計(jì)…..………..………..………..………..……………….13 數(shù)字頻率計(jì)的設(shè)計(jì)背景……………………………………………………13 數(shù)字頻率計(jì)的設(shè)計(jì)原理……………………………………………………13 直接測(cè)頻法……………………………………………………………….13 多周期同步測(cè)頻法……………………………………………………….13 頻率計(jì)發(fā)展現(xiàn)狀……………………………………………………………14 數(shù)字頻率計(jì)的設(shè)計(jì)要求……………………………………………………14………………………………………………..……...15 數(shù)字頻率計(jì)設(shè)計(jì)方法………………………………………………..……..15 數(shù)字頻率計(jì)原理框圖………………………………………………..……..15第6章 系統(tǒng)方案論證與模塊劃分…..………..………..………..………..……….16第7章 系統(tǒng)單元電路設(shè)計(jì)及工作原理…..………..………..………..………..….17 1000分頻模塊和動(dòng)態(tài)掃描模塊…………………………………………..17 頻率控制模塊……………………………………………………………...17 十進(jìn)制計(jì)數(shù)器模塊………………………………………………………...17 鎖存模塊…………………………………………………………………...17 譯碼模塊…………………………………………………………………...17 六選一模塊………………………………………………………………...17第8章 各模塊程序的設(shè)計(jì)…..………..………..………..………..……………….18（）………………………………………..18（）………………………………………..18（）……………………………………………………19（）…………………………………………………19（）……………………………………………20第9章 結(jié)束語(yǔ)…………………………………………………………………….. 22參考文獻(xiàn)答謝辭摘 要數(shù)字頻率計(jì)是直接用十進(jìn)制數(shù)字來(lái)顯示被測(cè)信號(hào)頻率的一種測(cè)量裝置，它不僅可以測(cè)量方波、三角波、正弦波、尖脈沖信號(hào)和其他具有周期特性的信號(hào)頻率，而且還可以測(cè)量它們的周期。經(jīng)過(guò)改裝，可以測(cè)量電容做成數(shù)字式電容測(cè)量?jī)x；可以測(cè)量脈沖寬度，做成數(shù)字式脈寬測(cè)量?jī)x；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計(jì)價(jià)器等。因此數(shù)字頻率計(jì)在測(cè)量物理量方面應(yīng)用廣泛。這次設(shè)計(jì)選用的是VHDL在CPLD器件上實(shí)現(xiàn)數(shù)字頻率計(jì)測(cè)頻系統(tǒng)，能夠測(cè)量正弦波、三角波和方波等信號(hào)的頻率，能夠用十進(jìn)制數(shù)碼管顯示被測(cè)信號(hào)的頻率，而且還能對(duì)其他多種物理量進(jìn)行測(cè)量。具有體積小、功耗低和可靠性高的特點(diǎn)。數(shù)字頻率計(jì)是通訊設(shè)備、計(jì)算機(jī)、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器。采用VHDL編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，整個(gè)系統(tǒng)非常精簡(jiǎn)，而且具有靈活的現(xiàn)場(chǎng)可更改性，在不更改硬件電路的基本上，對(duì)系統(tǒng)進(jìn)行各種改進(jìn)還可以進(jìn)一步提高系統(tǒng)的性能。該數(shù)字頻率計(jì)具有高速、精確、可靠、抗干擾性能強(qiáng)和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)。關(guān)鍵詞：數(shù)字頻率計(jì)、FPGA芯片、VHDL語(yǔ)言AbstractDigital frequency meter is to directly show to be measured a kind of Diagraph of signal frequency to equip with the decimal system number, It n