【正文】 輸入輸出信號。塊操作表示整個操作需要完成多次數(shù)據傳送。一次塊讀/寫總線周期完成多次數(shù)據讀/寫操作。 五、Wishbone總線周期 一個總線周期由多個不可分的時鐘周期構成，完成單次讀/寫操作、塊讀/寫操作或者讀改寫操作。 隨著技術的發(fā)展，已經出現(xiàn)了比片上總線更復雜的片上網絡技術（Network on chip）。當然，在十字交叉互聯(lián)方式中，一個從設備在任一時刻只能與一個主設備進行通信，兩個主設備不能同時訪問同一從設備。 圖3 共享總線互聯(lián)方式十字交叉互聯(lián)方式較共享總線互聯(lián)方式略復雜。 共享總線互聯(lián)方式在片上系統(tǒng)中得到了廣泛的使用，幾乎成了片上系統(tǒng)的標志技術之一。主設備在需要與一個從設備通信時，需要先向仲裁器（圖中沒有給出）申請總線占有權，獲得允許后開始占用總線并與目標從設備開始通信，通信結束后釋放總線。 圖2 數(shù)據流方式互聯(lián)共享總線互聯(lián)方式如圖3所示。數(shù)據從一個模塊送往另一個模塊，常常將這種處理方式稱作流水線。這種連接方式也稱作數(shù)據流連接。比如，主設備可能是一個處理器IP核，從設備可能是一個串行I/O端口或者存儲器。這四種互聯(lián)方式在Wishbone規(guī)范中有明確的定義。1代表寫，0代表讀。一個信號有意義是指該信號的當前值是需要主設備或者從設備解釋的，0為無效，1為有效，而一個信號沒有意義是指該信號的當前值主設備和從設備不必關心，是0還是1都無效。只有選通信號有效（此時CYC_O/CYC_I也必須為高），ADR_O/ADR_I()、DAT_O()/DAT_I()、SEL_O()/SEL_I()才有意義。 STB_O/STB_I：選通信號。仲裁器收到LOCK_I信號，就不會提前收回總線使用權。一次總線操作可能需要多個時鐘周期，比如一次塊操作。當存在多個主設備時，它們可能希望同時進行總線操作，主設備通過仲裁申請信號向仲裁器申請總線占有權，仲裁器通過一定的仲裁優(yōu)先級邏輯向其中一個選定的主設備發(fā)送總線允許信號GNT_O()/GNT_I，表示該主設備可以占用總線。CYC_O/CYC_I信號在一次總線操作過程中必須持續(xù)有效，比如一次塊讀操作可能需要多個時鐘周期，CYC_O/CYC_I信號必須保持持續(xù)有效。 CYC_O/CYC_I、LOCK_O/LOCK_I、GNT_O()/GNT_I：總線周期信號CYC_O/CYC_I有效代表一個主設備請求總線使用權或者正在占有總線，但是不一定正在進行總線操作（是否正在進行總線操作取決于選通信號STB_O/STB_I是否有效）。SEL_O()/SEL_I()的寬度為數(shù)據總線寬度除以數(shù)據總線粒度。接收到操作失敗或者重試后，主設備如何響應取決于主設備的設計者。成功是操作的正常結束方式，錯誤表示操作失敗，造成失敗的原因可能是地址或者數(shù)據校驗錯誤，寫操作或者讀操作不支持等。ACK表示成功，ERR表示錯誤，RTY表示重試(Retry)。類似的，Wishbone只規(guī)定了TGC_O/TGC_I()的接口時序，用戶可以定義TGD_O/TGD_I的具體含義。Wishbone只規(guī)定了TGD_O/TGD_I和TGA_O()/TGA_I()的接口時序，用戶可以定義TGD_O/TGD_I的具體含義。 TGD_O/TGD_I()、TGA_O()/TGA_I()：TGD_O/TGD_I()為數(shù)據標簽，具體講是附加于在數(shù)據總線DAT_O()/DAT_I()的標簽，該標簽可以用于傳送關于數(shù)據總線的額外信息如奇偶校驗信息、時間戳信息等。一個位寬為32比特、粒度為1個字節(jié)的數(shù)據總線的地址信號應定義為ADR_O(n…2)/ADR_I(n…2)。n取決于IP核的地址寬度，m取決于數(shù)據總線DAT_O()/DAT_I()的寬度和粒度。就筆者看來，在64位處理器以后，處理器將向多核方向發(fā)展，總線將向高速串行方向發(fā)展。一對主設備和從設備之間最多存在兩條數(shù)據總線，一條用于主設備向從設備傳輸數(shù)據，另外一條用于從設備向主設備傳輸數(shù)據。復位信號由SYSCON模塊產生，并送入各主設備及從設備。所有Wishbone信號都同步到時鐘信號上，包括復位信號。時鐘信號由SYSCON模塊產生，并送入各個主設備和從設備。圖1給出了Wishbone接口的常見信號，這些信號有些是必須的，有些是可選的。（）表示該信號為總線信號，總線的寬度可以為1，也可以為大于1的任何值。 所有的Wishbone接口信號都以_I或者_O結束。 總結以上內容，Wishbone總線規(guī)范區(qū)別于其他總線規(guī)范的兩個核心特點是：（1）是輕量級規(guī)范，因此接口更加簡單緊湊；（2）支持支持用戶定義的標簽。 5. 全同步化設計，包括復位方式。Wishbone規(guī)范只定義標簽的時序，而標簽的具體含義用戶可自行定義。 4. 支持用戶定義的標簽。 3. 允許從設備進行部分地址解碼，有利于減少了冗余地址譯碼邏輯，提高地址譯碼速度。重試表示從設備當前忙，不能及時處理該操作，該操作可以稍后重新發(fā)起。操作總是在某一總線周期內完成的，因此操作結束方式也稱為總線周期結束方式，兩者說法在后文將視情況使用。最快情況下一個時鐘周期可完成一次操作，操作的結束方式包括：成功、錯誤和重試(Retry)。但是實際上，Wishbone總線也設計為類似AMBA總線的架構，但此時系統(tǒng)為雙Wishbone總線架構。而依照Wishbone規(guī)范，Wishbone總線上所有設備都要連接到同一總線，無論是高速設備還是低速設備。在實際系統(tǒng)中，處理器、系統(tǒng)總線、外設總線間的時鐘頻率的典型比值之一是4:2:1，因此整個系統(tǒng)的功耗被有效降低。AMBA將所有的外設分為高速設備和低速設備，高速設備連接到系統(tǒng)總線，通常通信的數(shù)據量也較大，如SDRAM控制器、NAND Flash控制器、LCD控制器，低速設備連接外設總線，通常通信數(shù)據量小，如通用串口、計時器等。因此，與其他總線規(guī)范相比，Wishbone的接口更加簡單緊湊，接口需要的互聯(lián)邏輯非常少（見本章后續(xù)的例子），這是Wishbone的一個重要優(yōu)勢。此外，在作者看來，Wishbone總線規(guī)范的特點還包括： 1. 支持點到點、共享總線、十字交叉（Crossbar）和基于交換結構（Switch fabric）的互聯(lián)。 需要指出，任何一個總線規(guī)范，首先至少支持點對點互聯(lián)，所以嚴格意義上講，國內學術界普遍講的總線規(guī)范實際上指的是片上系統(tǒng)互聯(lián)規(guī)范，只不過多個IP通過共享總線互聯(lián)是人們最關心的，也是最廣泛使用的，所以?；\統(tǒng)的將片上系統(tǒng)互聯(lián)規(guī)范講為總線規(guī)范。Wishbone的優(yōu)勢除開放、免費、擁有眾多免費IP核外，還有簡單、靈活、輕量的特點，特別適合大型IP內部的小型IP之間的互聯(lián)。它最先是由Silicore公司提出的，目前由OpenCores組織維護。這三種片上總線雖然都是公開標準，但都不是免費的。IBM公司的CoreConnect因為IBM的業(yè)界地位也有廣泛的應用。三種總線各有特點，其適用范圍也不同。而板上總線則較為死板，時序也更加苛刻。片上系統(tǒng)應用廣泛，不同的應用對總線的要求各異，因此片上總線具有較大的靈活性。 ②片上總線比板上總線更加簡單靈活。由于片上布線資源較為豐富，因此片上總線多采用單向信號線。 芯片與電路板的資源和環(huán)境的不同，導致片上總線與板上總線存在若干明顯差異，包括： ①片上總線多采用單向信號線，而板上總線多采用三態(tài)信號。總線規(guī)范定義的是IP核之間的通用接口，因此它定義了一套標準的信號和總線周期，以連接不同的模塊，而不是試圖去規(guī)范IP核的功能和接口如何實現(xiàn)。由于IP核的設計千差萬別，它們要能夠直接連接，就要遵守相同的接口標準。如此密集的集成度使我們現(xiàn)在能夠在一小塊芯片上把以前由CPU和外設等數(shù)塊芯片實現(xiàn)的功能集成起來，由單片集成電路構成功能強大的、完整的系統(tǒng)，這就是我們通常所說的片上系統(tǒng)。本文詳細介紹了Wishbone標準。一、片上總線技術綜述 隨著超大規(guī)模集成電路的迅速發(fā)展，半導體工業(yè)進入深亞微米時代，器件特征尺寸越來越小，芯片規(guī)模越來越大，可以在單芯片上集成上百萬到數(shù)億只晶體管。 IP復用是片上系統(tǒng)時代的核心技術之一。在片上系統(tǒng)中，處理器核和所有外設通過共享總線互通互聯(lián)，因此這些IP核必須遵守相同的總線規(guī)范。一個片上總線規(guī)范一般需要定義各個模塊之間初始化、仲裁、請求傳輸、響應、發(fā)送接收等過程中驅動、時序、策略等關系。片上三態(tài)總線無論在功耗、速度、可測性上都存在很大缺陷，而且一旦出現(xiàn)多驅動情況便會損毀芯片（比如若應該輸出Z的信號實際輸出為1，而另有一個信號輸出為0，就形成一個低電阻通路，導致局部電流過大，熱量難以及時釋放，從而增加芯片功耗和大大降低芯片壽命）。由于電路板上布線資源較為昂貴，因此板上總線多采用三態(tài)總線，但是由于三態(tài)總線的功耗問題和速度限制，目前板上總線也在向串行和非三態(tài)方向發(fā)展，如USB和PCI Express。首先片上總線結構要簡單，這樣可以占用較少的邏輯單元；其次時序要簡單，以利于提高總線的速度；第三接口要簡單，如此可減少與IP核連接的復雜度。其一，多數(shù)片上總線的數(shù)據和地址寬度都可變，其二，部分片上總線的互連結構可變，如Wishbone總線支持點到點、數(shù)據流、共享總線和交叉開關四種互連方式；其三，部分片上總線的仲裁機制靈活可變，如Wishbone總線的仲裁機制可以完全由用戶定制。 目前比較常見的片上總線規(guī)范有ARM公司的AMBA、Silicore的Wishbone、IBM公司的CoreConnect和Altera公司的Avalon。AMBA 總線規(guī)范因ARM處理器的廣泛使用而擁有眾多第三方支持，被ARM公司90%以上的合作伙伴采用，已成為廣泛支持的現(xiàn)有互連標準之一。Avalon主要用于Altera公司系列PLD中，最大的優(yōu)點在于其配置的簡單性，可由EDA工具快速生成。而Wishbone則是一個真正開放和免費的規(guī)范。由于其開放性，因此OpenCores上的免費的IP核，大多數(shù)都采用Wishbone標準。在本書介紹的OpenRISC處理器設計中，各個模塊間的互聯(lián)接口中大量的采用了Wishbone總線規(guī)范。 二、Wishbone片上總線的基本特點 一般總線規(guī)范的共同特點為同時適用于于軟核、固核和硬核設計；對開發(fā)工具和目標硬件沒有特殊要求，并且?guī)缀跫嫒菀延械乃芯C合工具；可以用多種硬件描述語言來實現(xiàn)；支持結構化設計方法學，以提高大團隊的設計效率；靈活的數(shù)據和地址總線寬度，支持大端和小端操作；支持主從設備接口，支持多主設備，這是片上共享總線通信所必須的，多個主設備同時需要進行總線操作時，由仲裁器決定當前哪個主設備可以使用總線，仲裁邏輯用戶可以自行定義。Wishbone總線規(guī)范是輕量級(Lightweight)規(guī)范，它實際上更加側重于點對點互聯(lián)以及復雜度不高的共享總線片上系統(tǒng)互聯(lián)。熟悉AMBA總線的讀者在讀完本章后就能夠理Wishbone比AMBA總線簡單的多，但是兩者各有個的優(yōu)勢。外設總線與系統(tǒng)總線通過總線橋接器相連。另外一個好處是通過在總線橋接器中添加DMA引擎，系統(tǒng)總線和外設總線可以實現(xiàn)速率解耦。與Wishbone總線相比，AMBA的缺點是設計較為復雜。 2. 支持典型的數(shù)據操作，包括：單次讀/寫操作、塊讀/寫操作，讀改寫（RMW，ReadModify Write，細節(jié)見后文）操作。一個總線周期完成一次操作，一次操作可以是單次讀/寫操作、塊讀/寫操作或者讀改寫操作。成功是操作的正常結束方式，錯誤表示操作失敗，造成失敗的原因可能是地址或者數(shù)據校驗錯誤，寫操作或者讀操作不支持等。接收到操作失敗或者重試后，主設備如何響應取決于主設備的設計者。這一點本書將通過實例說明。這些標簽可以用于為地址、數(shù)據總線提供額外的信息如奇偶校驗，為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。支持用戶定義的標簽是Wishbone規(guī)范區(qū)別與其他片上總線規(guī)范的重要特征之一。但是實際上復位方式采用同步還是異步并不影響IP的互聯(lián)互通，因此兼容Wishbone規(guī)范的IP完全可以采用異步方式。 三、接口信號定義 所有的Wishbone接口信號都是高電平有效，設計成高電平有效的主要原因是由于低電平有效信號的書寫問題，不同的設計者表達低電平有效信號的方式不同，拿最常見的低電平有效的復位信號來說，其表示方法就有_RST_I、N_RST_I、RST_I和/RST_I，而高電平有效的信號其表達方式通常只有一種。_I表示輸入，_O表示輸出。 圖1 Wishbone總線規(guī)范中使用的主要信號（一個點到點互聯(lián)的例子）在圖1中，主設備具有遵守Wishbone規(guī)范的主設備接口，從設備具有遵守Wishbone規(guī)范的從設備接口，INTERCON模塊將主設備和從設備的對應數(shù)據、地址和控制線連接起來，SYSCON模塊提供時鐘和復位信號，這兩個信號被送入主設備和從設備。這些信號的基本功能描述如下： CLK_O/CLK_I：時鐘信號。SYSCON通常內部存在一個鎖相環(huán)，將來源于芯片外的晶體振蕩器或者時鐘輸入信號整形、分頻或者倍頻為芯片內所需要的時鐘信號。 RST_O/RST_I：同步復位信號，高電平有效。 DAT_O()/DAT_I()：主設備和從設備的之間的數(shù)據信號，數(shù)據可以由主設備傳送給從設備，也可以由從設備傳送給主設備。Wishbone規(guī)定數(shù)據總線的最大寬度為64位，這一規(guī)定實際上是考慮到目前商用處理器的最大位數(shù)為64，實際上數(shù)據總線的寬度可以是任意值。 ADR_O(n…m)/ADR_I(n…m)：地址信號，主設備輸出地址到從設備。數(shù)據總線的粒度指的是數(shù)據總線能夠一次傳送的最小比特數(shù)，很多處理器如ARM的數(shù)據總線的粒度為1個字節(jié)，但是也有一些處理器如CEVA TeakLite DSP的數(shù)據總線粒度為2個字節(jié)。在傳送數(shù)據時，具體哪些字節(jié)有效通過SEL_O()/SEL_I()信號（見下文）控制。TGA_O/TGA_I()為地址標簽，具體講是附加于在地址總線ADR_O()/ADR_I()的標簽，該標簽可以用于傳送關于地址總線的額外信息如地址總線奇偶校驗信息、存儲器保護信息等。 TGC_O/TGC_I()：TGC_O/TGC_I()為總線周期標簽，該標簽可以用于傳送關于當前總線周期所進行操作的描述如操作類型（包括單次操作、塊操作、RMW操作）、中斷應答類型、緩存操作類型等。 ACK_O/ACK_I、ERR_O/ERR_I、RTY_O/RTY_I：主從設備間的操作結束方式信號