【正文】 低表示讀操作，將CTI()置為3’b010表示地址增加突發(fā)操作，將BTE_O()置為2’b01表示疊4操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)放在數(shù)據(jù)總線的適當位置，將CYC_O置高表示操作正在進行，將STB_O置高表示第一次傳輸開始。 圖20給出了一個數(shù)據(jù)總線為32位粒度為8的疊4地址增加突發(fā)讀操作示例。典型的SDRAM都支持折疊操作。常見的折疊尺寸為4和8，因此Wishbone標準中明確定義了支持疊4和疊8操作，示例如表4所示。在線性增加中，新的地址總是比舊的地址大一個單位增加值。對于粒度為8比特的數(shù)據(jù)總線，當數(shù)據(jù)總線寬度為8，地址每次增加1；當數(shù)據(jù)總線寬度為16，地址每次增加2；當數(shù)據(jù)總線寬度為32，地址每次增加4。 地址增加突發(fā) 地址不變突發(fā)是一個總線周期，在這個總線周期中完成多次操作，但是地址遞增的。 在時鐘上升沿6，主設備檢測到ACK_I為高，于是發(fā)起第四次操作，更新DAT_O()，同時將CTI_O置為3’b111表示本次操作為最后一次操作。主設備檢測到ACK_I為高，于是發(fā)起第三次操作，更新DAT_O()。 在時鐘上升沿4，從設備檢測到主設備的寫操作，將DAT_I()采樣。但是此時主設備和從設備知道沒有真正的傳輸發(fā)生。 在時鐘上升沿2，主設備檢測到ACK_I為高，知道第一次傳輸順利完成，由于數(shù)據(jù)沒有準備好，于是將STB_O置低表示插入等待周期。 在時鐘上升沿0，主設備將地址信號ADR_O()放到總線上，將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將CTI_O()置為3’b001表示地址不變突發(fā)總線周期，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作正在進行，將STB_O置高表示第一次寫操作開始。 圖19 Wishbone總線的地址不變突發(fā)示例圖19給出了一個地址不變突發(fā)寫總線周期示例。地址不變突發(fā)的典型應用是以DMA方式讀/寫FIFO。 在時鐘上升沿3，主設備將CYC_O和STB_O置低表示操作結(jié)束，從設備將ACK_I置低。由于從設備根據(jù)CTI_O()為3’b111知道整個突發(fā)讀操作結(jié)束，而不了解主設備將發(fā)起寫操作，因此將ACK_I置低。從設備根據(jù)時鐘上升沿0采樣到的CTI_O()的值（不等于3’b111）知道操作還在進行，因此仍然將ACK_I置高，并在數(shù)據(jù)總線DAT_I()放上新的數(shù)據(jù)。從設備將數(shù)據(jù)放到數(shù)據(jù)總線DAT_I()。第三次操作為單次寫操作。第一次操作和第二次操作是一個突發(fā)操作的一部分。 圖18給出了CTI_O=3’b111的用法。其含義如表3所示。因此，主設備應保證CTI_O()信息的有效性。 為了減少在同步模式下的等待時間，從設備必須對主設備的操作盡快的做出響應。 表2 周期類型標識符 CTI_O(2:0) 描述 3’b000 傳統(tǒng)總線周期 3’b001 恒定地址突發(fā)總線周期 3’b010 遞增突發(fā)總線周期 3’b011 預留 3’b100 預留 3’b101 預留 3’b110 預留 3’b111 突發(fā)結(jié)束 不支持CTI_O()的主設備必須將該信號置為3’b000或者3’b111，這兩個是等價的。 周期類型識別地址標簽CTI_O()/CTI_I()提供描述當前操作突發(fā)模式的信息，從設備可以根據(jù)該信息確定在下一時鐘周期如何進行響應。主設備和從設備必須同時支持CTI_O()/CTI_I()，Wishbone接口才能以寄存反饋周期結(jié)束方式工作，主設備和從設備如果支持地址增加突發(fā)模式，它們必須同時支持BTE_O()/BTE_I()。改進后的同步周期結(jié)束方式稱作Wishbone寄存反饋周期結(jié)束方式。一般的，改進后，N次操作需要N+1個時鐘周期，而不是2N個時鐘周期，吞吐量改善為(N1)/N%。 圖17 Wishbone總線改進的同步周期結(jié)束方式在圖17的上升沿1，主設備發(fā)起操作，在上升沿2，從設備將ACK_O置高，在上升沿3，從設備知道主設備將發(fā)起新的操作，于是將ACK_O繼續(xù)置高。 圖16 Wishbone總線的傳統(tǒng)同步周期結(jié)束方式在圖16中，每一次傳輸都需要兩個時鐘周期，一半的帶寬被浪費。如圖16所示，在上升沿1主設備發(fā)起了一次操作，在上升沿2從設備發(fā)起響應將ACK_O置高，在上升沿3主設備檢測到ACK_I為高完成第一次操作并發(fā)起第二次操作，但是在上升沿3從設備并不知道主設備會發(fā)起第二次操作，因此只能將ACK_O信號置低。在深亞微米時代，由于線延遲往往比門延遲更大，這一異步回路更加可能成為系統(tǒng)性能的瓶頸。這樣做的結(jié)果是從主設備的STB_O到從設備的ACK_O/ERR_O/RTY_O再到主設備的ACK_I/ERR_I/RTY_I輸入形成了一個異步回路，如圖15。IP A和IP B的數(shù)據(jù)總線寬度都是32為，粒度為8位?？偩€標準只定義接口的通信協(xié)議，而數(shù)據(jù)的組織本質(zhì)上取決于主設備和從設備的設計。當數(shù)據(jù)總線的粒度和寬度相同時，大端和小端是一樣的。大端是指一個數(shù)據(jù)的最高位放在數(shù)據(jù)總線的最低位傳送或者放在地址較小的存儲器位置存儲；小端是指一個數(shù)據(jù)的最高位放在數(shù)據(jù)總線的最高位傳送或者放在地址較高的存儲器位置存儲。 圖13 Wishbone總線的RMW操作 數(shù)據(jù)組織 數(shù)據(jù)組織是指數(shù)據(jù)的傳送順序。 在時鐘上升沿3，從設備將DAT_I()和TGD_I()采樣；主設備發(fā)現(xiàn)ACK_I信號為高，得知第二次子操作完成，于是將STB_O和CYC_O置低表示整個RMW操作完成。 經(jīng)過若干等待周期，在上升沿2，主設備將地址信號ADR_O()、TGA_O()放到總線上，將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)總線上哪些信號是有效的，將STB_O置高表示第二次子操作開始。主設備將STB_O置低表示插入等待。 在時鐘上升沿1到達之前，從設備檢測到主設備發(fā)起的操作，將適當?shù)臄?shù)據(jù)放到主設備的DAT_I()和TGD_I()，將主設備的ACK_I置高作為對主設備STB_O的響應。一個RMW操作的例子如圖13所示，其過程如下： 在時鐘上升沿0，主設備將地址信號ADR_O()、TGA_O()放到總線上，將WE_O置為低表示讀操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)放在數(shù)據(jù)總線的適當位置，將CYC_O和TGC_O()置高表示操作正在進行，將STB_O置高表示第一次子操作開始。 一次RMW操作對于總線來說，本質(zhì)上是兩次子操作，一次讀，一次寫，只不過這兩次子操作必須由同一個主設備的完成，且讀數(shù)據(jù)和寫數(shù)據(jù)的地址相同。一次對信號量的釋放過程即將信號量加1。信號量是一個用來實現(xiàn)同步的整型或記錄型(Record)變量，除了初始化外，對它只能執(zhí)行等待和釋放這兩種原子操作。 圖11 Wishbone總線的塊寫操作 RMW操作 在操作系統(tǒng)中，有一種重要的進程間的同步機制稱作信號量機制。 當從設備發(fā)現(xiàn)可以繼續(xù)接收數(shù)據(jù)，于是在在最后一個等待周期結(jié)束且上升沿5到達之前，將DAT_I()和TGD_I()采樣；主設備發(fā)現(xiàn)ACK_I信號為高，得知第五次寫操作完成。 在時鐘上升沿5，從設備將DAT_I()和TGD_I()采樣；主設備發(fā)現(xiàn)ACK_I信號為高，得知第四次寫操作完成，于是發(fā)起第五次操作，將新地址信號ADR_O()、新TGA_O()放到總線上。 在時鐘上升沿4，從設備將DAT_I()和TGD_I()采樣；主設備發(fā)現(xiàn)ACK_I信號為高，得知第三次寫操作完成，于是將新地址信號ADR_O()、新TGA_O()放到總線上，將新數(shù)據(jù)信號DAT_O()、新TGD_O()放到總線上，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)總線上哪些信號是有效的，將STB_O繼續(xù)置高表示第四次寫操作開始。 在時鐘上升沿3，主設備發(fā)起第三次操作，將新地址信號ADR_O()、新TGA_O()放到總線上，將新數(shù)據(jù)信號DAT_O()、新TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作繼續(xù)進行，將STB_O置高表示第三次寫操作開始。 在時鐘上升沿2，從設備將DAT_I()和TGD_I()采樣；主設備發(fā)現(xiàn)ACK_I信號為高，得知第二次寫操作完成，發(fā)現(xiàn)自己的數(shù)據(jù)還沒有準備好，于是將STB_O置低表示插入等待周期。 在時鐘上升沿1，從設備將DAT_I()和TGD_I()采樣；主設備發(fā)現(xiàn)ACK_I信號為高，得知第一次寫操作完成，于是將新地址信號ADR_O()、新TGA_O()放到總線上，將新數(shù)據(jù)信號DAT_O()、新TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作繼續(xù)在進行，將STB_O置高表示第二次寫操作開始。 在時鐘上升沿0，主設備將地址信號ADR_O()、TGA_O()放到總線上，將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作正在進行，將STB_O置高表示第一次寫操作開始。 塊寫操作的例子如圖11所示。 在時鐘上升沿6，主設備發(fā)現(xiàn)ACK_I信號為高，將DAT_I()和TGD_I()采樣，并將STB_O和CYC_O置為低表示整個塊讀操作完成。上升沿5和6之間被插入了多個等待周期。主設備同時發(fā)起第六次子操作，將新地址信號ADR_O()、新TGA_O()放到總線上，將新的SEL_O()信號置高通知從設備將數(shù)據(jù)放在數(shù)據(jù)總線的適當位置。 在時鐘上升沿5到達之前，從設備檢測到主設備發(fā)起的第五次子操作，將適當?shù)臄?shù)據(jù)放到主設備的DAT_I()和TGD_I()，將主設備的ACK_I置高作為對主設備STB_O的響應。 圖10 Wishbone總線的塊讀操作在時鐘上升沿4，主設備發(fā)現(xiàn)ACK_I信號為高，將DAT_I()和TGD_I()采樣，完成第三次子操作。 在時鐘上升沿3，主設備發(fā)起第三次操作，將新的地址信號ADR_O()、新的TGA_O()放到總線上，將WE_O置為低表示讀操作，將適當?shù)腟EL_O()信號置高通知從設備將數(shù)據(jù)放在數(shù)據(jù)總線的適當位置，將STB_O置高表示第三次子操作開始。主設備將STB_O信號置低表示插入等待周期。 在時鐘上升沿2到達之前，從設備檢測到主設備發(fā)起的第二次操作，將適當?shù)臄?shù)據(jù)放到主設備的DAT_I()和TGD_I()，繼續(xù)將主設備的ACK_I置高。 在時鐘上升沿1，主設備發(fā)現(xiàn)ACK_I信號為高，將DAT_I()和TGD_I()采樣，完成第一次子操作。CYC_O和TGC_O()從無效變?yōu)橛行Э梢园l(fā)生在上升沿0以前的任何時刻。每一次子操作都是塊操作的一個階段，完成一次數(shù)據(jù)讀或者寫。塊操作最多能夠在每個時鐘周期進行一次數(shù)據(jù)讀或者寫，但是主設備和從設備都可以通過插入等待周期控制塊操作的速度。這樣做的好處是允許其他優(yōu)先級更高的主設備在兩次DMA之間插入操作以完成更加緊急的任務。同時為了保證整個塊操作不被打斷，LOCK_O也可以置為高，但是LOCK_O不必須為高。塊讀/寫操作實際上是由順序進行的多個單次讀/寫操作組合而成的。 在圖8中，從設備可以在上升沿0和上升沿1之間插入任意多個等待周期。 在時鐘上升沿1到達之前，從設備檢測到主設備發(fā)起的操作，將主設備的ACK_I置高作為對主設備STB_O的響應。 圖7 Wishbone總線的單次讀操作單次寫操作如圖8所示。從設備發(fā)現(xiàn)STB_O置低后，也將主設備的輸入信號ACK_I置低。 在時鐘上升沿1到達之前，從設備檢測到主設備發(fā)起的操作，將適當?shù)臄?shù)據(jù)放到主設備的輸入信號DAT_I()和TGD_I()，將主設備的ACK_I置高作為對主設備STB_O的響應。 單次讀操作如圖7。 單次讀/寫操作每次操作只完成一次讀或者寫，是最基本的總線操作方式。如果從STB_O到ACK_I存在一個長組合邏輯路徑延遲不能滿足設計的時序要求，可將從設備的ACK_O經(jīng)過觸發(fā)器寄存后再輸出，從而將長組合邏輯打破，但系統(tǒng)的吞吐量也將因此減小。 在圖6中，從STB_O到ACK_I存在一個長組合邏輯路徑，在實際系統(tǒng)中很可能成為關鍵路徑。 對于從設備，只有STB_I和CYC_I同時為高時，才能發(fā)起對主設備的響應。在點對點連接中，甚至可以將ACK_I信號直接置高。 圖6 Wishbone總線的基本握手協(xié)議如果從設備保證能夠在主設備發(fā)起操作時及時作出操作成功的響應，其ACK_O信號可以設計為STB_I和CYC_I信號的邏輯與，而ERR_O和RTY_O信號也可以不使用。在圖7中我們以主設備的ACK_I信號作為示例，后文也如此。如圖6，當主設備準備好，它將STB_O信號置高。 握手發(fā)生在主設備和從設備之間。此時，CYC_O信號等價于為總線占用請求信號。因此，在只有一個主設備時，可以將CYC_O和STB_O合并為一個信號，比如在OpenRISC1200的源碼中就廣泛的使用了這種方式，信號的名字稱作CYCSTB_O。從設備只在CYC_I為高時才會對主設備發(fā)起的操作進行響應。總線周期開始后，當主設備將STB_O置為高時，一次總線操作開始。操作總是由主設備發(fā)起，主設備發(fā)起的操作可以是單次讀/寫、塊讀/寫或者RMW操作。當這兩個信號無效時，所有其他信號沒有意義。如果在Wishbone接口中使用的是異步復位，需要在文檔中說明，因為Wishbone接口默認的是同步復位。因此，Wishbone規(guī)范要求RST_I信號有效時間至少要一個時鐘周期。在遵守Wishbone總線規(guī)范的系統(tǒng)中，當RST_I信號有效，系統(tǒng)開始復位。 ．1 復位操作 復位是數(shù)字系統(tǒng)最基本的操作。比如在時鐘上升沿1到達之前，從設備檢測到主設備發(fā)起的操作，將適當?shù)臄?shù)據(jù)放到主設備的輸入信號DAT_I()和TGD_I()，將主設備的ACK_I置高作為對主設備STB_O的響應。 在下文所給圖例中給出的信號均為主設備的