【文章內(nèi)容簡介】 1所示。圖11的一次塊寫操作由五個相互關(guān)聯(lián)的單次寫操作完成。 在時鐘上升沿0，主設(shè)備將地址信號ADR_O()、TGA_O()放到總線上，將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作正在進(jìn)行，將STB_O置高表示第一次寫操作開始。 在時鐘上升沿1到達(dá)之前，從設(shè)備檢測到主設(shè)備發(fā)起的操作，將主設(shè)備的ACK_I置高作為對主設(shè)備STB_O的響應(yīng)。 在時鐘上升沿1，從設(shè)備將DAT_I()和TGD_I()采樣；主設(shè)備發(fā)現(xiàn)ACK_I信號為高，得知第一次寫操作完成，于是將新地址信號ADR_O()、新TGA_O()放到總線上，將新數(shù)據(jù)信號DAT_O()、新TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作繼續(xù)在進(jìn)行，將STB_O置高表示第二次寫操作開始。 在時鐘上升沿2到達(dá)之前，從設(shè)備檢測到主設(shè)備發(fā)起的第二次寫操作，將主設(shè)備的ACK_I置高作為對主設(shè)備STB_O的響應(yīng)。 在時鐘上升沿2，從設(shè)備將DAT_I()和TGD_I()采樣；主設(shè)備發(fā)現(xiàn)ACK_I信號為高，得知第二次寫操作完成，發(fā)現(xiàn)自己的數(shù)據(jù)還沒有準(zhǔn)備好，于是將STB_O置低表示插入等待周期。 在時鐘上升沿3到達(dá)之前，從設(shè)備檢測到STB_O為低，也將ACK_I置低。 在時鐘上升沿3，主設(shè)備發(fā)起第三次操作，將新地址信號ADR_O()、新TGA_O()放到總線上，將新數(shù)據(jù)信號DAT_O()、新TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作繼續(xù)進(jìn)行，將STB_O置高表示第三次寫操作開始。 在時鐘上升沿4到達(dá)之前，從設(shè)備檢測到主設(shè)備發(fā)起的第三次寫操作，將主設(shè)備的ACK_I置高作為對主設(shè)備STB_O的響應(yīng)。 在時鐘上升沿4，從設(shè)備將DAT_I()和TGD_I()采樣；主設(shè)備發(fā)現(xiàn)ACK_I信號為高，得知第三次寫操作完成，于是將新地址信號ADR_O()、新TGA_O()放到總線上，將新數(shù)據(jù)信號DAT_O()、新TGD_O()放到總線上，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的，將STB_O繼續(xù)置高表示第四次寫操作開始。 在時鐘上升沿5到達(dá)之前，從設(shè)備檢測到主設(shè)備發(fā)起的第四次寫操作，將主設(shè)備的ACK_I置高作為對主設(shè)備STB_O的響應(yīng)。 在時鐘上升沿5，從設(shè)備將DAT_I()和TGD_I()采樣；主設(shè)備發(fā)現(xiàn)ACK_I信號為高，得知第四次寫操作完成，于是發(fā)起第五次操作，將新地址信號ADR_O()、新TGA_O()放到總線上。 在時鐘上升沿5之后新的時鐘上升沿到達(dá)之前，從設(shè)備發(fā)現(xiàn)因為某些原因暫時無法繼續(xù)接收數(shù)據(jù)，因此將ACK_I信號置低，插入等待。 當(dāng)從設(shè)備發(fā)現(xiàn)可以繼續(xù)接收數(shù)據(jù)，于是在在最后一個等待周期結(jié)束且上升沿5到達(dá)之前，將DAT_I()和TGD_I()采樣；主設(shè)備發(fā)現(xiàn)ACK_I信號為高，得知第五次寫操作完成。并將STB_O和CYC_O置低表示整個塊寫操作完成。 圖11 Wishbone總線的塊寫操作 RMW操作 在操作系統(tǒng)中，有一種重要的進(jìn)程間的同步機制稱作信號量機制。信號量即當(dāng)前可用資源的計數(shù)。信號量是一個用來實現(xiàn)同步的整型或記錄型(Record)變量，除了初始化外，對它只能執(zhí)行等待和釋放這兩種原子操作。一次對信號量的等待操作是獲得信號量的過程，讀取當(dāng)前信號量的值，如果發(fā)現(xiàn)有可利用資源，則將信號量減1，否則進(jìn)入等待狀態(tài)。一次對信號量的釋放過程即將信號量加1。一個進(jìn)程對信號的讀取、計算新的信號量值、更新信號量的值這三個步驟是不允許被其他進(jìn)程打破的，如果被打破，則信號量的值將會發(fā)生錯誤，RMW操作的最大用途在于信號量操作。 一次RMW操作對于總線來說，本質(zhì)上是兩次子操作，一次讀，一次寫，只不過這兩次子操作必須由同一個主設(shè)備的完成，且讀數(shù)據(jù)和寫數(shù)據(jù)的地址相同。改是不發(fā)生在總線上的，它發(fā)生在主設(shè)備內(nèi)部。一個RMW操作的例子如圖13所示，其過程如下： 在時鐘上升沿0，主設(shè)備將地址信號ADR_O()、TGA_O()放到總線上，將WE_O置為低表示讀操作，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)放在數(shù)據(jù)總線的適當(dāng)位置，將CYC_O和TGC_O()置高表示操作正在進(jìn)行，將STB_O置高表示第一次子操作開始。CYC_O和TGC_O()可以發(fā)生在上升沿0以前的任何時刻。 在時鐘上升沿1到達(dá)之前，從設(shè)備檢測到主設(shè)備發(fā)起的操作，將適當(dāng)?shù)臄?shù)據(jù)放到主設(shè)備的DAT_I()和TGD_I()，將主設(shè)備的ACK_I置高作為對主設(shè)備STB_O的響應(yīng)。 在時鐘上升沿1，主設(shè)備發(fā)現(xiàn)ACK_I信號為高，將DAT_I()和TGD_I()采樣，完成第一次子操作。主設(shè)備將STB_O置低表示插入等待。 在時鐘上升沿1之后新的上升沿到達(dá)之前，從設(shè)備檢測到主設(shè)備將STB_O置低，于是將ACK_I置低。 經(jīng)過若干等待周期，在上升沿2，主設(shè)備將地址信號ADR_O()、TGA_O()放到總線上，將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的，將STB_O置高表示第二次子操作開始。 在時鐘上升沿3到達(dá)之前，從設(shè)備檢測到主設(shè)備發(fā)起的操作，將主設(shè)備的ACK_I置高作為對主設(shè)備STB_O的響應(yīng)。 在時鐘上升沿3，從設(shè)備將DAT_I()和TGD_I()采樣；主設(shè)備發(fā)現(xiàn)ACK_I信號為高，得知第二次子操作完成，于是將STB_O和CYC_O置低表示整個RMW操作完成。 在時鐘上升沿之后，從設(shè)備發(fā)現(xiàn)STB_O為低，于是將ACK_I置低。 圖13 Wishbone總線的RMW操作 數(shù)據(jù)組織 數(shù)據(jù)組織是指數(shù)據(jù)的傳送順序。目前常見的32為處理器的數(shù)據(jù)總線粒度為1字節(jié)，在傳送時，一個32位數(shù)據(jù)的最高字節(jié)可以放在數(shù)據(jù)總線的最低8位傳送，也可以放在數(shù)據(jù)總線的最高8位傳送，因此出現(xiàn)了大端和小端兩種數(shù)據(jù)組織方法。大端是指一個數(shù)據(jù)的最高位放在數(shù)據(jù)總線的最低位傳送或者放在地址較小的存儲器位置存儲；小端是指一個數(shù)據(jù)的最高位放在數(shù)據(jù)總線的最高位傳送或者放在地址較高的存儲器位置存儲。Wishbone同時支持大端和小端兩者數(shù)據(jù)組織方式。當(dāng)數(shù)據(jù)總線的粒度和寬度相同時，大端和小端是一樣的。 這兩者數(shù)據(jù)組織方式在一般文獻(xiàn)中都可以找到?？偩€標(biāo)準(zhǔn)只定義接口的通信協(xié)議，而數(shù)據(jù)的組織本質(zhì)上取決于主設(shè)備和從設(shè)備的設(shè)計。有時需要將大端和小端的接口互聯(lián)起來，下圖給出了將數(shù)據(jù)組織為大端的IP A和數(shù)據(jù)組織為大端的IP B相連的情形。IP A和IP B的數(shù)據(jù)總線寬度都是32為，粒度為8位。 圖14 大端和小端的接口互聯(lián)六、Wishbone寄存反饋總線周期 周期的同步與異步結(jié)束方式之對比 為了實現(xiàn)在給定時鐘頻率下的最大可能吞吐量，Wishbone采用了周期異步結(jié)束方式。這樣做的結(jié)果是從主設(shè)備的STB_O到從設(shè)備的ACK_O/ERR_O/RTY_O再到主設(shè)備的ACK_I/ERR_I/RTY_I輸入形成了一個異步回路，如圖15。在大型SoC設(shè)計中，該回路往往成為整個設(shè)計的關(guān)鍵路徑，限制系統(tǒng)時鐘頻率的進(jìn)一步提高。在深亞微米時代，由于線延遲往往比門延遲更大，這一異步回路更加可能成為系統(tǒng)性能的瓶頸。 圖15 Wishbone總線的異步周期結(jié)束路徑這一問題的最簡單解決方法是插入寄存器將回路斷開，但這樣做的缺點是在每一次總線操作中都需要插入一個等待周期，從而制約了總線吞吐量。如圖16所示，在上升沿1主設(shè)備發(fā)起了一次操作，在上升沿2從設(shè)備發(fā)起響應(yīng)將ACK_O置高，在上升沿3主設(shè)備檢測到ACK_I為高完成第一次操作并發(fā)起第二次操作，但是在上升沿3從設(shè)備并不知道主設(shè)備會發(fā)起第二次操作，因此只能將ACK_O信號置低。在上升沿4從設(shè)備才能對第二次操作發(fā)起響應(yīng)將ACK_O置高，在上升沿4主設(shè)備檢測到ACK_I為高完成第二次操作。 圖16 Wishbone總線的傳統(tǒng)同步周期結(jié)束方式在圖16中，每一次傳輸都需要兩個時鐘周期，一半的帶寬被浪費。如果從設(shè)備在上升沿3知道主設(shè)備將發(fā)起新的操作，它將能夠在上升沿3就對主設(shè)備的操作發(fā)起響應(yīng)，從而節(jié)省時鐘周期提高了系統(tǒng)的吞吐量，利用該思想改進(jìn)后的同步時序如圖17所示。 圖17 Wishbone總線改進(jìn)的同步周期結(jié)束方式在圖17的上升沿1，主設(shè)備發(fā)起操作，在上升沿2，從設(shè)備將ACK_O置高，在上升沿3，從設(shè)備知道主設(shè)備將發(fā)起新的操作，于是將ACK_O繼續(xù)置高。因此， 3個時鐘周期就完成了2次操作，而不是原來大的4個時鐘周期，于是吞吐量提高了25%。一般的，改進(jìn)后，N次操作需要N+1個時鐘周期，而不是2N個時鐘周期，吞吐量改善為(N1)/N%。 改進(jìn)后的同步周期結(jié)束方式具備異步周期結(jié)束方式的吞吐量優(yōu)勢，同時具備傳統(tǒng)同步結(jié)束方式的延遲優(yōu)勢。改進(jìn)后的同步周期結(jié)束方式稱作Wishbone寄存反饋周期結(jié)束方式。 Wishbone寄存反饋周期結(jié)束方式 在Wishbone寄存反饋周期結(jié)束方式中，主設(shè)備需要事先通知從設(shè)備操作下一時鐘周期是否將發(fā)起新的總線操作，這是通過周期類型識別地址標(biāo)簽CTI_O()/CTI_I()和突發(fā)類型擴展地址標(biāo)簽BTE_O()/BTE_I()完成的。主設(shè)備和從設(shè)備必須同時支持CTI_O()/CTI_I()，Wishbone接口才能以寄存反饋周期結(jié)束方式工作，主設(shè)備和從設(shè)備如果支持地址增加突發(fā)模式，它們必須同時支持BTE_O()/BTE_I()。如果主設(shè)備或者從設(shè)備之一不支持這種周期結(jié)束方式，它們只能以傳統(tǒng)周期結(jié)束方式工作。 周期類型識別地址標(biāo)簽CTI_O()/CTI_I()提供描述當(dāng)前操作突發(fā)模式的信息，從設(shè)備可以根據(jù)該信息確定在下一時鐘周期如何進(jìn)行響應(yīng)。CTI_O()/CTI_I()的具體定義如表2。 表2 周期類型標(biāo)識符 CTI_O(2:0) 描述 3’b000 傳統(tǒng)總線周期 3’b001 恒定地址突發(fā)總線周期 3’b010 遞增突發(fā)總線周期 3’b011 預(yù)留 3’b100 預(yù)留 3’b101 預(yù)留 3’b110 預(yù)留 3’b111 突發(fā)結(jié)束 不支持CTI_O()的主設(shè)備必須將該信號置為3’b000或者3’b111，這兩個是等價的。主設(shè)備和從設(shè)備可以支持這些突發(fā)模式中的一部分，對于不支持的突發(fā)模式，主設(shè)備必須將CTI_O()置為3’b000，從設(shè)備必須將CTI_I()理解為3’b000。 為了減少在同步模式下的等待時間，從設(shè)備必須對主設(shè)備的操作盡快的做出響應(yīng)。從設(shè)備可利用CTI_I()信號確定在下一周期對主設(shè)備的響應(yīng)，但是由于此時還不知道STB_I信號的狀態(tài)，因此從設(shè)備在確定在下一周期對主設(shè)備的響應(yīng)時只能忽略STB_I信號，因此即使在STB_I信號為低的情況下，從設(shè)備仍然可能將ACK_O/ERR_O/RTY_O置高。因此，主設(shè)備應(yīng)保證CTI_O()信息的有效性。 突發(fā)類型擴展地址標(biāo)簽BTE_O()/BTE_I()是對CTI_O()/CTI_I()=3’b010情況下的突發(fā)類型信息的擴展，描述的是地址值是如何變化的。其含義如表3所示。 表3 遞增和遞減突發(fā)類型擴展 BTE_IO(1:0) 描述 2’b00 線性突發(fā) 2’b01 疊4突發(fā) 2’b10 疊8突發(fā) 2’b11 疊16突發(fā) 突發(fā)結(jié)束 突發(fā)結(jié)束(CTI_O=3’b111)表示當(dāng)前操作是當(dāng)前突發(fā)的最后一次操作，主設(shè)備在當(dāng)前操作結(jié)束后緊接著的時鐘周期不再發(fā)起操作。 圖18給出了CTI_O=3’b111的用法。圖中共有3次操作。第一次操作和第二次操作是一個突發(fā)操作的一部分。第一次操作發(fā)生在上升沿0，這是一次寄存反饋讀操作，第二次操作是該突發(fā)操作的最后一個操作，主設(shè)備將CTI_O置為3’b111表示整個突發(fā)操作結(jié)束。第三次操作為單次寫操作。 圖18 Wishbone總線的突發(fā)結(jié)束圖18的操作過程如下： 在時鐘上升沿0到達(dá)之前，一個突發(fā)寄存反饋讀操作正在進(jìn)行。從設(shè)備將數(shù)據(jù)放到數(shù)據(jù)總線DAT_I()。 在時鐘上升沿0，主設(shè)備將DAT_I()采樣，并更新地址總線ADR_O()，同時將CTI_O()置為3’b111表示本次突發(fā)讀操作即將結(jié)束。從設(shè)備根據(jù)時鐘上升沿0采樣到的CTI_O()的值（不等于3’b111）知道操作還在進(jìn)行，因此仍然將ACK_I置高，并在數(shù)據(jù)總線DAT_I()放上新的數(shù)據(jù)。 在時鐘上升沿1，主設(shè)備將DAT_I()采樣完成整個突發(fā)讀操作，同時主設(shè)備將新地址信號放到地址總線ADR_O()上，將新數(shù)據(jù)信號放到數(shù)據(jù)總線DAT_O()上，將WE_O置為高表示寫操作，CTI_O()置為3’b111表示本次寫操作只進(jìn)行一次。由于從設(shè)備根據(jù)CTI_O()為3’b111知道整個突發(fā)讀操作結(jié)束，而不了解主設(shè)備將發(fā)起寫操作，因此將ACK_I置低。 在時鐘上升沿2，從設(shè)備檢測到主設(shè)備的寫操作，并將數(shù)據(jù)DAT_O()采樣，同時將ACK_I置高。 在時鐘上升沿3，主設(shè)備將CYC_O和STB_O置低表示操作結(jié)束，從設(shè)備將ACK_I置低。 地址不變突發(fā) 地址不變突發(fā)是一個總線周期，在這個總線周期中完成多次操作，但是地址不變。地址不變突發(fā)的典型應(yīng)用是以DMA方式讀/寫FIFO。主設(shè)備在時鐘的某一個上升沿將CTI()置為3’b001后，下一個周期的操作必須與本周期，包括SEL_O()信號也不能改變，即在地址不變突發(fā)中的每一次操作除傳輸?shù)臄?shù)據(jù)可能發(fā)生變化外其他都是相同的。 圖19 Wishbone總線的地址不變突發(fā)示例圖19給出了一個地址不變突發(fā)寫總線周期示例。圖中主設(shè)備和從設(shè)備一共進(jìn)行了4次操作。 在時鐘上升沿0，主設(shè)備將地址信號ADR_O()放到總線上，將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將CTI_O()置為3’b001表示地址不變突發(fā)總線周期，將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的，將CYC_O和TGC_O置高表示操作正