【正文】 FPGA。 設(shè) 計(jì)通過(guò)硬件描述語(yǔ)言 VHDL 來(lái)實(shí)現(xiàn)，并使用 Altera 的 QuartusII 軟件進(jìn)行編譯、調(diào)試與仿真，驗(yàn)證了 函數(shù)信號(hào)發(fā)生器 完全可以實(shí)現(xiàn)預(yù)定的功能。波形頻率可以調(diào)節(jié)，通過(guò)撥碼開(kāi)關(guān)可以選擇波形以不同頻率輸出。 隨著我國(guó)經(jīng)濟(jì)和科技的發(fā)展，對(duì)相應(yīng)的測(cè)試儀器和測(cè)試手段也提出了更高的要求，信號(hào)發(fā)生器己成為測(cè)試儀器中至關(guān)重要的一類，因此開(kāi)發(fā)信號(hào)發(fā)生器具有重大意義。 論文題目 : 函數(shù)信號(hào)發(fā)生器的 FPGA設(shè)計(jì) 學(xué) 院： 專業(yè)年級(jí)： 學(xué) 號(hào)： 姓 名： 指導(dǎo)教師、職稱： 2021 年 5 月 16 日 Design Of Signal Generator based on FPGA College： Computer and Information Science Specialty and Grade： Electronic Information Engineering ,2021 Number： Name: Advisor： Submitted time: May 16, 2021 福建農(nóng)林大學(xué)本科畢業(yè)論文 目錄 摘要 ........................................................................ I Abstract ................................................................... II 1 引言 .................................................................. 1 編寫函數(shù)信號(hào)發(fā)生器的目的及意義 .................................. 1 本設(shè)計(jì)的主要內(nèi)容 ................................................ 2 2 FPGA 概述 ............................................................. 3 FPGA 技術(shù)的發(fā)展歷程和動(dòng)向 ....................................... 3 FPGA 的設(shè)計(jì)方法 ................................................. 3 FPGA 的設(shè)計(jì)流程 ................................................. 4 基于“自頂向下”設(shè)計(jì)方法的 FPGA 設(shè)計(jì)流程 ................... 4 基于“自頂向下”設(shè)計(jì)流程的優(yōu)點(diǎn) ............................ 5 VHDL 硬件描述語(yǔ)言介紹 ........................................... 5 VHDL 語(yǔ)言的發(fā)展歷史 ....................................... 5 VHDL 語(yǔ)言的特點(diǎn) ........................................... 6 VHDL 語(yǔ)言的開(kāi)發(fā)流程 ....................................... 7 VHDL 語(yǔ)言設(shè)計(jì)總結(jié) ......................................... 7 Quartus II 軟件介紹 ............................................. 9 Quartus II 概述 ........................................... 9 Quartus II 的設(shè)計(jì)流程 .................................... 10 Quartus II 設(shè)計(jì)方法 ...................................... 10 3 函數(shù)信號(hào)發(fā)生器的 FPGA 設(shè)計(jì) ............................................ 12 三角波信號(hào)發(fā)生器的設(shè)計(jì) ......................................... 12 三角波的 VHDL 描述 ........................................ 12 三角波信號(hào)發(fā)生器的邏輯電路圖 ............................. 13 正弦波信號(hào)發(fā)生器的設(shè)計(jì) ......................................... 14 正弦波的 VHDL 描述 ........................................ 14 正弦波信號(hào)發(fā)生器的邏輯電路圖 ............................. 17 方波信 號(hào)發(fā)生器的設(shè)計(jì) ........................................... 18 方波的 VHDL 描述 .......................................... 18 方波信號(hào)發(fā)生器的邏輯電路圖 ............................... 20 波形選擇模塊的設(shè)計(jì) ............................................. 20 波形選擇模塊的 VHDL 描述 .................................. 20 波形選擇模塊的邏輯電路圖 ................................. 22 頂層模塊的設(shè)計(jì) ................................................. 22 頂層模塊的 VHDL 描述 ...................................... 22 福建農(nóng)林大學(xué)本科畢業(yè)論文 頂層模塊的邏輯電路圖 ..................................... 24 4 函數(shù)信號(hào)發(fā)生器的仿真結(jié)果及分析 ....................................... 25 三角波信號(hào)發(fā)生器的仿真結(jié)果及分析 ............................... 25 正弦波信號(hào)發(fā)生器的仿真結(jié)果及分析 ............................... 26 方波信號(hào)發(fā)生器的仿真結(jié)果及分析 ................................. 26 5 結(jié)束語(yǔ) ............................................................... 27 總結(jié) ........................................................... 27 下一步展望 ..................................................... 27 參考文獻(xiàn) ............................................................... 28 致 謝 .................................................................. 29 福建農(nóng)林大學(xué)本科畢業(yè)論文 I 摘要 函數(shù)信號(hào)發(fā)生器是各種測(cè)試和實(shí)驗(yàn)過(guò)程中不可缺少的工具，在通信、 測(cè)量、雷達(dá)、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。 在科技飛速發(fā)展的今天， FPGA 在 函數(shù)信號(hào)發(fā)生器 的領(lǐng)域的應(yīng)用已經(jīng)非常普遍。 函數(shù)信號(hào)發(fā)生器能夠產(chǎn)生 正弦波、方波、三角波等等各波形信號(hào)，還能夠?qū)⑵渲腥我鈨煞N信號(hào)或三種信號(hào)疊加產(chǎn)生疊加波形 。輸出的波形信息是 8 位二進(jìn)制數(shù)字量，可通過(guò) D/A 期間轉(zhuǎn)換為模擬量后進(jìn)行放大輸出。 關(guān)鍵詞： 函數(shù)信號(hào)發(fā)生器； FPGA； VHDL； Quartus II 軟件 福建農(nóng)林大學(xué)本科畢業(yè)論文 II Abstract Function signal generator is the most essential tool in all kinds of test and experiment. It is very widely used in munications, measuring, radar, control, teaching etc .In the days of rapid development of science and technology, FPGA has been prevalently applied in the field of function signal generator . Along with the fast development of economy and science in our country, the corresponding testing instrument and test method entail higher speed and quality, signal generator has bee a vital category , thus developing signal generator is of great significance. Function signal generator can generate sine wave, triangular, square, etc. various waveform signal, including superposition waveform produced by any two or three kinds of signals. Because wave frequency is adjustable so dial through code switch it can output different frequency waveform . The output waveform information is 8 binar y Numbers,also it can be transformed to analog through the D/A to be amplified and then output. The design is acplished by the VHDL hardware description language and use QuartusII software for pile, debug and simulation. It is verified to prove tha t the function signal generator can achieve predetermined function. Key words: Function signal generator。VHDL。 不論是在生產(chǎn)、科研還是教學(xué)上，信號(hào)發(fā)生器都是電子工程師信號(hào)仿真實(shí)驗(yàn)的最佳工具，而且，信號(hào)發(fā)生器的設(shè)計(jì)方法多，設(shè)計(jì)技術(shù)也越來(lái)越先進(jìn)。用集成電路實(shí)現(xiàn)的各種波形 的函數(shù)信號(hào) 發(fā)生器與其它各種波形 的函數(shù)信號(hào) 發(fā)生器相比，其波形質(zhì)量、幅度和頻