【正文】 、圖表要求： 1）文字通順，語(yǔ)言流暢，書(shū)寫(xiě)字跡工整，打印字體及大小符合要求，無(wú)錯(cuò)別字，不準(zhǔn)請(qǐng)他人代寫(xiě) 2）工程設(shè)計(jì)類題目的圖紙，要求部分用尺規(guī)繪制， 部分用計(jì)算機(jī)繪制，所有圖紙應(yīng)符合國(guó)家技術(shù)標(biāo)準(zhǔn)規(guī)范。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 39 頁(yè) 共 36 頁(yè) 注 意 事 項(xiàng) （論文）的內(nèi)容包括： 1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字 左右）、關(guān)鍵詞 4）外文摘要、關(guān)鍵詞 5）目次頁(yè)（附件不統(tǒng)一編入） 6）論文主體部分：引言（或緒論）、正文、結(jié)論 7）參考文獻(xiàn) 8）致謝 9）附錄（對(duì)論文支持必要時(shí)） ：理工類設(shè)計(jì)（論文）正文字?jǐn)?shù)不少于 1 萬(wàn)字（不包括圖紙、程序清單等），文科類論文正文字?jǐn)?shù)不少于 萬(wàn)字。本人授權(quán) 大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)的成果作品。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說(shuō)明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)校可以公布論文的部分或全部?jī)?nèi)容。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過(guò)的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)于他的支持和幫助表示誠(chéng)摯的謝意！ 我還要特別感謝我的家人，在四年的求學(xué)生涯中他們給予了我全力的支持和無(wú)限的關(guān)懷，使我能夠全心全意的投入到學(xué)業(yè)中。 在課題研究中，還得到了 汪月、田兵兵、王坤等 同學(xué)的支持和幫助。值此論文完成之 際，特向劉老師致以誠(chéng)摯的感激和無(wú)盡的敬意！ 在本文的完成過(guò)程中，也得到電氣與信息工程學(xué)院電子教研室的老師的熱情幫助。 Speech and Signal Processing， 1997， 25(2)： 121— 126． [14] Dempster A， Macleod M． Use of Minimum— Adder Multiplier Blocks in FIR Digital Filters[J]， IEEE Transactions On Circuits and Systems II，1995， 42： 569577． [15] Dempster A， Macleod M． Comments on Minimum Number of Adders for Implementing a Multiplier and Its ADplication to the Design of Multipliedess Digital Filters [J]． IEEE Transactions on Circuits and Systems II， 1998， 45： 242~43． [16] Dejan V. Tosic, Miroslav D. Lutovac and Brian L. Evans. Advanced Continuoustime Filter Design in MATLAB. Proc. 22nd International Conf. Microelectronics (MIEL20xx), Vol. 2, Nis, Serbia, pp. 1417, May, 20xx. [17] He Shousheng。 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 31 頁(yè) 共 36 頁(yè) 參考文獻(xiàn) [1] 李文剛 . 基于 FPGA 的高速高階 FIR 濾波器設(shè)計(jì) [D]. 電子科技大學(xué)碩士學(xué)位論文， 20xx. [2] 李彬 . FIR 數(shù)字濾波器的 FPGA 實(shí)現(xiàn)技術(shù)研究 [D]. 西南交通大學(xué)碩士學(xué)位論文， 20xx. [3] 武曉春 . FIR數(shù)字濾波器的 MATLAB設(shè)計(jì) [J]. 甘肅科技縱橫 , 20xx， 34(1): 21－ 22. [4] 雷學(xué)堂 , 徐火希 . 基于 MATLAB的 FIR數(shù)字高通濾波器分析和設(shè)計(jì) [J]. 長(zhǎng)春 大學(xué)學(xué)報(bào) , 20xx， 16(5):34－ 37. [5] 賈宇然 , 李紅霞 , 應(yīng)建華 , 鄒雪城 . 一種用于光盤(pán)伺服控制系統(tǒng)的通用濾波器的設(shè)計(jì) [J]. 電子技術(shù)應(yīng)用 , 20xx， 29(4):42－ 46. [6] 冉茂華 . 基于 DSP的 FIR數(shù)字濾波器的設(shè)計(jì) [D]. 武漢理工大學(xué)碩士學(xué)位論文 , 20xx. [7] 任愛(ài)鋒，初秀琴，常存，等．基于 FPGA的嵌入式系統(tǒng)設(shè)計(jì) [M]，西安：西安電子科技大學(xué)出版社， 20xx [8] 張維良，郭興渡，潘長(zhǎng)勇．高速 FIR濾波器的流水線結(jié)構(gòu)．電視技術(shù)， 20xx。通過(guò)在大規(guī)?？删幊唐骷星度敫咝阅芴幚砥?、存儲(chǔ)器和高速 FO， FPGA 很快就進(jìn)化為可編程系統(tǒng)器件。 (2) 分布式算法是實(shí)現(xiàn)常系數(shù)乘累加運(yùn)算的高效方法，利用 FPGA 的查找表結(jié)構(gòu)，能綜合考慮系統(tǒng)的運(yùn)行速度的要求 。 (3) 設(shè)計(jì)了一個(gè) FIR 低通濾波器 ,說(shuō)明 FIR 數(shù)字濾波器的具體實(shí)現(xiàn)方法，采用模塊化、參數(shù)化的設(shè)計(jì)思想，對(duì)整個(gè) FIR 濾波器的功能模塊進(jìn)行了劃分，以及各個(gè)功能模塊的具體設(shè)計(jì)與波形仿真。本文的主要工作如下： (1) 闡述了選題背景、研究的目的和意義與國(guó)內(nèi)外研究狀況，以 FIR 濾波器的基本理論為依據(jù)，探討適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計(jì)方法。 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 29 頁(yè) 共 36 頁(yè) 5 結(jié)論 隨著科學(xué)技術(shù)的發(fā)展，以 FPGA 為代表的新型可編程邏輯器件，具有靈活性、高速、高可靠性的特點(diǎn)，采用 FPGA 來(lái)實(shí)現(xiàn) FIR 濾波器具有一定的先進(jìn)性。 (2) 各模塊參數(shù)獨(dú)立于濾波器的結(jié)構(gòu)，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)。 本章小結(jié) FIR 濾波器的功能模塊的劃分，描述了各個(gè)功能模塊的具體設(shè)計(jì)，并給出其仿真波形。 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 27 頁(yè) 共 36 頁(yè) 圖 FIR 濾波器整體電路仿真波形 仿真結(jié)果與輸出信號(hào)理論值的比較如下： 輸出結(jié)果 y[n] 理論值 仿真結(jié)果 MATLAB 卷積值 /512 經(jīng)仿真器仿真 3 4 2 5 5 13 4 35 41 20 7 17 26 15 8 24 y[0] 37 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 28 頁(yè) 共 36 頁(yè) y[1] 24 y[2] 8 y[3] 15 y[4] 24 y[5] 15 y[6] 8 y[7] 24 y[8] 37 y[9] 24 y[10] 8 y[11] 15 y[12] 24 y[13] 15 y[14] 8 y[15] 24 y[16] 37 y[17] 24 由上面仿真波形可以讀出結(jié)果經(jīng)比較，仿真結(jié)果與輸出信號(hào)理論值完全吻合。99， 0， 0， 0， 177。99， 0， 0， 0， 177。 圖 乘法模塊仿真波形 當(dāng)?shù)竭_(dá)時(shí)鐘上升沿時(shí)，將兩數(shù)輸入，運(yùn)算，輸出結(jié)果，仿真結(jié)果完全符合設(shè)計(jì)要求。設(shè)計(jì)的 mult18 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 26 頁(yè) 共 36 頁(yè) 邏輯符號(hào)圖 所示。從語(yǔ)句 “ARCHITECTURE a OF f_mult18 IS”到 “END a”是對(duì)構(gòu)造體的描述，它對(duì)模塊內(nèi)部的功能進(jìn)行了說(shuō) 明。從語(yǔ)句 “ENTITY mult18 IS”開(kāi)始到 “END mult18”為止是實(shí)體說(shuō)明語(yǔ)句，在 mult18 模塊功能的實(shí)體說(shuō)明程序段中定義了 3 個(gè)端口， 3 個(gè)端口中包含 1 個(gè)時(shí)鐘信號(hào)， 1個(gè)信號(hào)輸入端口， 1 個(gè)信號(hào)輸出端口。 END a。 end if。139。 P2: PROCESS(clk) BEGIN if clk39。 end if。s1(mult_4 downto 1))+(1111amp。139。s2(mult_3 DOWNTO 1))。amp。 then s3=(39。 if Din(8)=39。 s2(0)=39。 s1( 3 DOWNTO 0)=0000。 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 25 頁(yè) 共 36 頁(yè) SIGNAL s3 : SIGNED (mult_4 DOWNTO 0)。 ARCHITECTURE a OF mult18 IS SIGNAL s1 : SIGNED (mult_1 DOWNTO 0)。 Dout : OUT SIGNED (mult_2 DOWNTO 0))。 PORT ( clk : IN STD_LOGIC。 mult_3:=9。 ENTITY mult18 is GENERIC ( mult_1:=8。 USE 。當(dāng)?shù)竭_(dá)時(shí)鐘上升沿時(shí)，將兩數(shù)輸入，運(yùn)算，輸出結(jié)果。將常系數(shù)分解成幾個(gè) 2 的冪的和形式。 基于 FPGA的 FIR數(shù)字濾波器的設(shè)計(jì)及仿真 第 24 頁(yè) 共 36 頁(yè) 圖 寄存器的波形仿真 當(dāng)?shù)竭_(dá)時(shí)鐘上升沿時(shí)，將兩數(shù)輸入，運(yùn)算， 輸出結(jié)果，仿真結(jié)果完全符合設(shè)計(jì)要求。 設(shè)計(jì)的 add121616 的邏輯符號(hào)如下圖 所示。 add_1 是 輸入信號(hào) Din1 的寬度， shift_2 是輸入信號(hào) Din2 的寬度， add_3 是輸出信號(hào) Dout 的寬度； 3 個(gè)參數(shù)的數(shù)據(jù)類型均為整數(shù)類型，后面的數(shù)據(jù)是對(duì)參數(shù)賦予的值，改變這個(gè)值就修改了參數(shù)。 程序中的前三句是庫(kù)和包集合說(shuō)明，語(yǔ)句 IEEE 是程序中要用到的庫(kù)。 end process。 then Dout=s1+Din2。event and clk =39。