【正文】 。 lpm_rom_ponent : lpm_rom GENERIC MAP ( LPM_WIDTH = 4, LPM_WIDTHAD = 8, LPM_ADDRESS_CONTROL = REGISTERED, LPM_OUTDATA = UNREGISTERED, LPM_FILE = G:/MUSIC/SINGER/) PORT MAP ( address = address, inclock = inclock, q = sub_wire0)。 30 END COMPONENT。 inclock : IN STD_LOGIC 。 lpm_file : STRING)。 lpm_address_control : STRING。 COMPONENT lpm_rom GENERIC ( lpm_width : NATURAL。 END music。 inclock : IN STD_LOGIC 。 USE 。 Data_radix = dec。樂(lè)曲演奏數(shù)據(jù) DEPTH = 256 。 END。 END IF。039。139。139。 THEN Count2 := NOT Count2。EVENT AND FullSpkS = 39。 DelaySpkS : PROCESS(FullSpkS)將輸出再 2分頻，展寬脈沖，使揚(yáng)聲器有足夠功率發(fā)音 VARIABLE Count2 : STD_LOGIC。 END IF。039。 ELSE Count11 := Count11 + 1。 FullSpkS = 39。139。 BEGIN IF PreCLK39。 END PROCESS。 THEN Count4 := Count4 + 1。EVENT AND clk = 39。 Count4 := 0000。 將 CLK 進(jìn)行 16 分頻， PreCLK 為 CLK 的 16 分頻 27 IF Count411 THEN PreCLK = 39。 BEGIN PreCLK = 39。 ARCHITECTURE one OF Speakera IS SIGNAL PreCLK, FullSpkS : STD_LOGIC。音樂(lè)符對(duì)應(yīng)分頻 11位 SpkS : OUT STD_LOGIC )。 ENTITY Speakera IS PORT ( clk : IN STD_LOGIC。音樂(lè)符數(shù)控分頻電路模塊 USE 。 END CASE。1728。 HIGH =39。 WHEN 1111 = Tone=11011000000 。139。 CODE=0110。1622。 HIGH =39。 WHEN 1100 = Tone=11001010110 。139。 CODE=0011。1480。 HIGH =39。 26 WHEN 1001 = Tone=10111001000 。139。 CODE=0001。1372。 HIGH =39。 WHEN 0111 = Tone=10101011100 。039。 CODE=0110。1197。 HIGH =39。 WHEN 0101 = Tone=10010101101 。039。 CODE=0011。 912。 HIGH =39。 WHEN 0010 = Tone=01110010000 。039。 CODE=0001。039。 CODE=0000。音樂(lè)符對(duì)應(yīng)分頻11 位 END。 HIGH : OUT STD_LOGIC。 ENTITY ToneTaba IS PORT ( Index : IN STD_LOGIC_VECTOR (3 DOWNTO 0) 。 2． 分頻預(yù)置數(shù)模塊的 VHDL 設(shè)計(jì)程序如下： LIBRARY IEEE。 u1 : MUSIC PORT MAP(address=Counter , q=ToneIndex,clock=clk)。 end if。)) THEN Counter =10010000。) and (sel=39。EVENT AND clk = 39。 end if。)) then Counter = 00000000。) and (Counter=256 or rst=39。EVENT AND clk = 39。 SIGNAL Counter : STD_LOGIC_VECTOR (7 DOWNTO 0)。 q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0))。 ARCHITECTURE one OF NoteTabs IS COMPONENT music 音符數(shù)據(jù) ROM1 PORT( address : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。復(fù)位鍵 ToneIndex : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) )。音樂(lè)節(jié)拍時(shí)鐘 4HZ SEL : IN STD_LOGIC。 USE 。 23 參考文獻(xiàn) [1] 康華光 ,陳大欽 .電子技術(shù)基礎(chǔ)數(shù)字部分（第四版） [M].高等教育出版社 ,1987:4559. [2] 潘松 .EDA 技術(shù)實(shí)用教程 [M].北京 :科學(xué)教育出版社 ,20xx:238. [3] 盧毅編著 .VHDL 與數(shù)字電路設(shè)計(jì) [M].北京 .科技大學(xué)出版 ,20xx:3840. [4] 侯佰亨 ,顧新編著 .VHDL 硬件描述語(yǔ)言與實(shí)際應(yīng)用 [M].西安 .西安電子科社 ,20xx:269280. [5] 謝自美 .電子線路設(shè)計(jì)（第二版） [M].華中科技大學(xué)出版社 ,20xx:130135. [6] 王金明 .數(shù)字系統(tǒng)設(shè)計(jì)與 verilog HDL（第四版 ) [M].電子工業(yè)出版社 ,20xx:264270. 24 附 錄 1．音樂(lè)節(jié)拍和音調(diào)發(fā)生器模塊 VHDL 程序設(shè)計(jì) LIBRARY IEEE。 同時(shí)也感謝同組的同學(xué)以及我們專業(yè)其他同學(xué)，此次設(shè)計(jì)的順利完成少不了你們的毫無(wú)保留幫助和傾盡全力的支持，在此我衷心感謝你們。 22 致 謝 首先要感謝指導(dǎo)老師王棟 的嚴(yán)格指導(dǎo)和親切關(guān)懷，從一開(kāi)始選題方向的指導(dǎo)，以及 VHDL 程序上的幫助，又提供了實(shí)驗(yàn)室這 么好的良好的設(shè)計(jì)環(huán)境和條件，最終才使我能夠順利完成項(xiàng)目的設(shè)計(jì)， 老師兢兢業(yè)業(yè)的 工作精神、踏實(shí)真誠(chéng)的處事態(tài)度也讓我受益匪淺。本次的設(shè)計(jì)讓我明白了理論與實(shí)際相結(jié)合是很重要的，僅有所學(xué)的理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的 ，我們應(yīng)該把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。 通過(guò)本次設(shè)計(jì)，對(duì) EDA 技術(shù)、對(duì)電子技術(shù)、對(duì) quartusII、對(duì) verilog 語(yǔ)言，我們都有了更深層次的認(rèn)識(shí)理解，并從實(shí)踐中感受到了 EDA 技術(shù)給我們?cè)O(shè)計(jì)者帶來(lái)的方便。 End。 End case。139。code=10111。139。code=10110。139。code=10101。139。code=10100。139。code=10011。139。code=10010。139。code=10001。139。code=01110。139。code=01101。139。code=01100。139。code=01011。139。code=01010。139。code=01001。139。code=01000。039。code=00111。039。code=00110。039。code=00101。039。code=00100。039。code=00011。039。code=00010。039。code=00001。039。code=00000。音樂(lè)符對(duì)應(yīng)分頻 11位 End。 high : out std_logic。 Entity toaba is Port( index : in std_logic_vector(4 downto 0)。 程序修改如下： Library ieee。 在前面的 VHDL 設(shè)計(jì)中，我們只能通過(guò)程序輸出 “ 梁祝 ” 曲子中的 13個(gè)音符的分頻預(yù)置數(shù)（即計(jì)數(shù)初值），但是在其它的樂(lè)曲中可能會(huì)用到另外的那些音符，因此對(duì)程序進(jìn)行修改完善它的功能，使其能輸出另外那些音符的分頻預(yù)置數(shù)。這里主要通過(guò)修改分頻預(yù)置數(shù)模塊的程序，使其實(shí)用于各種曲子的演奏。由表中可知高音 1 的分頻系數(shù)為 319，即對(duì)輸入時(shí)鐘 Clk 進(jìn)行 319 次分頻就可得高音 1的發(fā)聲頻率，因此這個(gè)程序?qū)崿F(xiàn)了模塊的功能。 若在分頻預(yù)置數(shù)模塊中若取 tone[10..0]=1036，將發(fā)出音符為 “3” 音的信號(hào)頻率。 數(shù)控分頻模塊中對(duì) Clk 輸入信號(hào)的分頻比由 11 位預(yù)置數(shù) tone[10..0]決定。這里是對(duì) 12MHz的信號(hào)進(jìn)行 16