半導(dǎo)體制造裝備概述(參考版)
2025-02-28 08:37本頁(yè)面
【正文】 2023年 3月 17日星期五 1時(shí) 36分 15秒 01:36:1517 March 2023 ? 1一個(gè)人即使已登上頂峰，也仍要自強(qiáng)不息。 2023年 3月 17日星期五 上午 1時(shí) 36分 15秒 01:36: ? 1最具挑戰(zhàn)性的挑戰(zhàn)莫過(guò)于提升自我。勝人者有力，自勝者強(qiáng)。 :36:1501:36Mar2317Mar23 ? 1越是無(wú)能的人，越喜歡挑剔別人的錯(cuò)兒。 , March 17, 2023 ? 閱讀一切好書如同和過(guò)去最杰出的人談話。 2023年 3月 17日星期五 1時(shí) 36分 15秒 01:36:1517 March 2023 ? 1空山新雨后，天氣晚來(lái)秋。 。 :36:1501:36:15March 17, 2023 ? 1意志堅(jiān)強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 :36:1501:36Mar2317Mar23 ? 1世間成事，不求其絕對(duì)圓滿，留一份不足，可得無(wú)限完美。 , March 17, 2023 ? 很多事情努力了未必有結(jié)果，但是不努力卻什么改變也沒(méi)有。 2023年 3月 17日星期五 1時(shí) 36分 15秒 01:36:1517 March 2023 ? 1做前，能夠環(huán)視四周；做時(shí)，你只能或者最好沿著以腳為起點(diǎn)的射線向前。 。 :36:1501:36:15March 17, 2023 ? 1他鄉(xiāng)生白發(fā)，舊國(guó)見(jiàn)青山。 :36:1501:36Mar2317Mar23 ? 1故人江海別，幾度隔山川。 , March 17, 2023 ? 雨中黃葉樹(shù)，燈下白頭人。 underfill dispensing reflow soldering substrate preparing (flux application or solder paste printing) Repairing is difficult or impossible. 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 底部填充工藝 (Underfilling Process） 溫度膨脹系數(shù)小于 3 ppm/℃ 的硅器件直接同有機(jī)物印制線路板 (溫度膨脹系數(shù)在 1 8～ 50 ppm/℃ )壓接在一起 ,會(huì)產(chǎn)生嚴(yán)重的 熱機(jī)應(yīng)力和疲勞 ,俗稱“熱機(jī)失配 底部填充料鎖住倒裝片和印制板示意圖 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 Flip chip joining using adhesives (isotropic, anisotropic, nonconductive) 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 Flip chip joining by thermopression. Flip chip thermosonic joining 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 Flip chip bonding using thermopression 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 Flip chip process by solder joining With present day materials underfilling process with a considerable curing time is needed. Handling of bare chips is difficult. For inspection of hidden joints an Xray equipment is needed. Limited availability of bumped chips. Low cost: Batch bumping process, cost of bumping decreases, cost reductions in the underfillprocess 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 Disadvantages: Improved reliability: Epoxy underfill in large chips ensures high reliability. Flipchips can reduce the number connections per pin from three to one. Increased functionality: The use of flip chips allow an increase in the number of I/O. I/O is not limited to the perimeter of the chip as in wire bonding. An area array pad layout enables more signal, power and ground connections in less space. A flip chip can easily handle more than 400 pads. Test condition E) ?Random vibration (Method 2026) ?Mechanical shock (Method 2023) ?Stabilization bake (Method 1008) ?Moisture resistance (Method 1004) 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 Destructive bond pull test (Method 2023) 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系 If both thebonds are at the same level and the hook is applied at the center, the forces can be represented When the both angles are 30o, the pull force is equal to the breakload. The failure during pull test may occur at one of the five positions in the wirebond structure: A. Lift off first bond B. Wire break at transition first bond C. Wire break mid span D. Wire break at transition second bond E. Lift off second bond When properly pulled, the bond should fail at B or D. If failures occur at A, C, or E, then the bonding parameters, metallization, bonding machine, bonding tool, hook, has to be reviewed. 華中科技大學(xué) 機(jī)械學(xué)院 機(jī)械電子信息工程系
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1