【正文】 在模式 1 中，當(dāng)SM2=0。該位可能是奇偶位，地址/ 數(shù)據(jù)標(biāo)識(shí)位。該位可以用軟件根據(jù)需要置位或清除，通常這位在通信協(xié)議中做奇偶位，在多處理機(jī)通信中這一位則用于表示是地址幀還是數(shù)據(jù)幀。大家也可以用上面的實(shí)際源碼加入 REM=0 來(lái)進(jìn)行實(shí)驗(yàn)。REM 是由軟件置位或清零。在模式 0 中要求該位為 0。UART 為(Universal Asynchronous Receiver）的英文縮寫(xiě)。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變畢業(yè)設(shè)計(jì)（論文）29 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說(shuō)明最常用的模式 1，其它的模式也就一一略過(guò)，有興趣的朋友可以找相關(guān)的硬件資料查看。它的各個(gè)位的具體定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RISM0、SM1 為串行口工作模式設(shè)置位，這樣兩位可以對(duì)應(yīng)進(jìn)行四種模式的設(shè)置。它的尋址地址是98H，是一個(gè)可以位尋址的寄存器，作用就是監(jiān)視和控制 51 芯片串行口的工作狀態(tài)。 SCON：串行口控制寄存器通常在芯片或設(shè)備中為了監(jiān)視或控制接口狀態(tài)，都會(huì)引用到接口控制寄存器。當(dāng)然你也可以用其它的名稱。發(fā)送器則不需要用到雙緩沖，一般情況下我們?cè)趯?xiě)發(fā)送程序時(shí)也不必用到發(fā)送中斷去外理發(fā)送數(shù)據(jù)?！睂?shí)際上 SBUF 包含了兩個(gè)獨(dú)立的寄存器，一個(gè)是發(fā)送寄存，另一個(gè)是接收寄存器，但它們都共同使用同一個(gè)尋址地址：99H。至于串口通信需要用到那些特殊功能寄存器呢，它們是 SCON，TCON，TMOD，SCON 等，各代表什么含義呢？SBUF：數(shù)據(jù)緩沖寄存器這是一個(gè)可以直接尋址的串行口專用寄存器。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。在閑置模式下，CPU 停止工作。在芯片擦操作中，代碼陣列全被寫(xiě)“1”且在任何非空存儲(chǔ)基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)28字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。石晶振蕩和陶瓷振蕩均可采用。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。注意加密方式 1 時(shí)， /VPP 將內(nèi)部鎖定為ARESET；當(dāng)/EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 信號(hào)將不出現(xiàn)。：外部程序存儲(chǔ)器的選通信號(hào)。另外，該引腳被略微拉高。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。在 FLASH 編程期間，此引腳用于輸入編程脈沖。常用的復(fù)位電路如圖 312 所示。當(dāng)復(fù)位腳由高電平變?yōu)榈碗娖綍r(shí)，芯片為 ROM 的 00H 處開(kāi)始運(yùn)行程序。在振蕩器運(yùn)行時(shí)，有兩個(gè)機(jī)器周期（24 個(gè)振蕩周期）以上的高電平圖 312 單片機(jī)復(fù)位電路 Reset circuit of SCM出現(xiàn)在此引腿時(shí)，將使單片機(jī)復(fù)位，只要這個(gè)腳保持高電平，51 芯片便循環(huán)復(fù)位。RST：復(fù)位輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口：P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門(mén)電流。在給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)，P2口輸出其特殊功能寄存器的內(nèi)容。這是由于內(nèi)部上拉的緣故。 P2 口：P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4個(gè) TTL 門(mén)電流，當(dāng) P2 口被寫(xiě)“1” 時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。P1 口管腳寫(xiě)入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FIASH 編程時(shí)，P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)，P0 輸出原碼，此時(shí) P0 外部必須被拉高。當(dāng) P1 口的管腳第一次寫(xiě) 1 時(shí)，被定義為高阻輸入。 GND：接地。低功耗的閑置和掉電模式5 個(gè)中斷源 32 可編程 I/O 線三級(jí)程序存儲(chǔ)器鎖定數(shù)據(jù)保留時(shí)間：10 年畢業(yè)設(shè)計(jì)（論文）254K 字節(jié)可編程閃爍存儲(chǔ)器 主要特性：AT89C51 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。AT89C2051 是一種帶 2K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器的單片機(jī)。 （2）幅度鑒別 （3）多諧振蕩器利用施密特觸發(fā)器也可以構(gòu)成多諧振蕩器。施密特觸發(fā)器的應(yīng)用施密特觸發(fā)器得用途很廣，其典型應(yīng)用舉例如下：（1）波形得整形和變換 利用施密特觸發(fā)器得正弦波、三角波變換成方波，通常由測(cè)量裝置來(lái)的信號(hào)，經(jīng)放大后可能是不規(guī)則的波形，必須經(jīng)施密特觸發(fā)器整形。 F127 4 F 1 4T 1N P NV c cR 7R 8R 9R 1 4R 1 1R 1 2R 1 3C 4U 4U o圖 39 被測(cè)信號(hào)整形電路 Shaping circuit of the measured signal 施密特觸發(fā)器畢業(yè)設(shè)計(jì)（論文）23施密特觸發(fā)器具有以下特點(diǎn)：圖 310 施密特電路的傳輸特性 Transmission characteristic of the Schmidt circuit（1）施密特觸發(fā)屬于電平觸發(fā)，對(duì)于緩慢變化得信號(hào)仍然適用，當(dāng)輸入信號(hào)達(dá)到某一定電壓值時(shí)，輸出電壓會(huì)發(fā)生突變。U i1 M ΩD 2I N 4 0 0 5D 1I N 4 0 0 54 7 181。其連線如圖所示。放大整形電路由 9018 和 74F14 等組成，其中 9018 組成放大電路將輸入為 FX 得周期信號(hào)如正弦波、三角波等進(jìn)行放大。 FC 72 2 0 0 181。 F+C 50 . 1 181。176。圖中用一個(gè)發(fā)光二極管來(lái)檢測(cè)電源電路是否通電，同時(shí)還可作為電源電路是否出現(xiàn)故障的標(biāo)志，當(dāng) LED 亮則完好，否則電源電路可能未上電或出現(xiàn)錯(cuò)誤，起到一個(gè)很好的自動(dòng)電源檢測(cè)功能。變壓器將電網(wǎng) 220V 電壓變?yōu)?9V電壓，經(jīng)二極管橋式整流后，為 7~8V 的電壓送入 7805 的輸入端，電容 C5 和 C6 用來(lái)實(shí)現(xiàn)頻率補(bǔ)償，防止穩(wěn)壓器 7805 產(chǎn)生高頻自激和抑制電路引入的高頻干擾，C4 和 C7 是電解電容，以減少穩(wěn)壓電源輸出端由輸入電源引入得低頻干擾。穩(wěn)壓電路的作用是當(dāng)電網(wǎng)電壓波動(dòng)、負(fù)載和溫度變化時(shí)，維持輸出直流電壓穩(wěn)定。但這樣的電壓還隨時(shí)電網(wǎng)波動(dòng)（一般由 10%左右的波動(dòng)）負(fù)載和溫度的變化變化。電源變壓器時(shí)將交流電網(wǎng) 220V 的電壓變?yōu)樗枰弥?，然后?jīng)過(guò)整流電路將交流電壓變成脈動(dòng)的直流電壓。C ? Vcc 最高電壓：7V ? 輸入最高電壓：7V ? 最大輸出驅(qū)動(dòng)能力： ? 高電平：－ ? 低電平：8mA 電源模塊 整個(gè)電路的供電電源如圖 38 所示，220V 交流電經(jīng)變壓、整流、濾波后，由一片7805 三端穩(wěn)壓器向系統(tǒng)提供+5V 電壓信號(hào)。 74LS164(串入并出移位寄存器)74ls164 是一個(gè)串入并出的 8 位移位寄存器，他常用于單片機(jī)系統(tǒng)中，下面介紹一下這個(gè)元件的基本知識(shí)．74LS164 引腳圖如下：圖 37 74LS164 引腳圖 Pin data of 74LS164簡(jiǎn)述：? 串行輸入帶鎖存 ? 時(shí)鐘輸入,串行輸入帶緩沖 ? 異步清除 畢業(yè)設(shè)計(jì)（論文）21? 最高時(shí)鐘頻率可高達(dá) 36MHZ ? 功耗：10mW/bit ? 74 系列工作溫度： 0176。a 各段對(duì)應(yīng)的引腳上。（第 9 腳）為復(fù)位端，當(dāng) =0 時(shí)，移位寄存器各位復(fù) 0，只有當(dāng) =1 時(shí)，時(shí)鐘CLRCLRCLR脈沖才起作用。CLK（第 8 腳）為時(shí)鐘輸入端，可連接到串行口的 TXD 端。基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)2074LS164 為 TTL 單向 8 位移位寄存器，可實(shí)現(xiàn)串行輸入，并行輸出。amp。這樣單片機(jī)只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時(shí)，再發(fā)送新的字形碼，因此，使用這種方法單片機(jī)中 CPU 的開(kāi)銷小。在單片機(jī)應(yīng)用系統(tǒng)中，顯示器顯示常用兩種方法：靜態(tài)顯示和動(dòng)態(tài)掃描顯示。P3. 1 為串行移位時(shí)鐘線。根據(jù)實(shí)際亮度需求每段LED 接 5K 的限流電阻。畢業(yè)設(shè)計(jì)（論文）19 顯示模塊 顯示電路設(shè)計(jì)測(cè)試結(jié)果輸出顯示模塊如圖 36 所示。4 鍵分別為開(kāi)始功能鍵和 秒、1 秒、10 秒三個(gè)時(shí)間鍵。P3. 5 為信號(hào)封所線，防止按鍵按下時(shí)的強(qiáng)電流對(duì)顯示造成影響。( R X D ) P 3 . 0( T X D ) P 3 . 1P 3 . 5P 3 . 2AT69C511 01 11 21 5V C C3 K ? 4K 1 K 2 K 3 K 47 4 L S 0 87 4 L S 0 8C L K I N H1 51291 11 21 31 43456圖 35 鍵盤(pán)控制電路 Controlling circuit of keyboard每個(gè)按鍵各接一根輸入線，從而使一根線上按鍵的工作狀態(tài)不會(huì)影響其它線上的工作狀態(tài)。HGFEABCD74LS165Q HC L KS / Lamp。SER：擴(kuò)展多個(gè) 74LS165 的首尾連接端。當(dāng)時(shí)鐘禁止端 CLK2 為低電平時(shí)，充許時(shí)鐘輸入。CLOCK：時(shí)鐘輸入端。 　　其引腳如圖所示：A,B,C,D,E,F,G,H 并行輸入端。 鍵控制模塊 串行輸出移位寄存器（74LS165）74L165 是并行輸入，串行輸出移位寄存器。所有信號(hào)包括基準(zhǔn)頻率信號(hào)、被測(cè)信號(hào)以及自校輸入信號(hào)均可在AT89C51單片機(jī)的控制下送入CPLD芯片中，單片機(jī)將每次測(cè)試結(jié)果讀入內(nèi)存RAM中，經(jīng)運(yùn)算處理后，以十進(jìn)制的形式送到8位數(shù)碼管顯示電路顯示。單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時(shí)鐘電路。用40MHZ的有源晶振作為CPLD的測(cè)試標(biāo)準(zhǔn)頻率。單片機(jī)對(duì)整個(gè)測(cè)試系統(tǒng)進(jìn)行控制，包括對(duì)鍵盤(pán)信號(hào)的讀入與處理；對(duì)CPLD測(cè)量過(guò)程的控制、測(cè)量結(jié)果數(shù)據(jù)的處理；最后將測(cè)量結(jié)果送LED顯示輸出。根據(jù)設(shè)計(jì)要求，測(cè)頻范圍為0100MHZ,單片機(jī)達(dá)不到此要求，故采用方案二—基于CPLD/FPGA和單片機(jī)的頻率測(cè)量計(jì)。基于CPLD和單片機(jī)結(jié)合的頻率測(cè)量設(shè)計(jì)方案主要是以單片機(jī)作為系統(tǒng)的主控部件，CPLD完成過(guò)種時(shí)序邏輯控制、計(jì)數(shù)功能。單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時(shí)鐘電路。被測(cè)信號(hào)整形主要對(duì)被測(cè)信號(hào)限幅、放大、在經(jīng)過(guò)整形后送入CPLD。由一片CPLD完成各種測(cè)試功能，對(duì)標(biāo)準(zhǔn)頻率和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。一塊復(fù)雜的可編程邏輯器件CPLD（Complex Programmable Logic Device）芯片完成各種時(shí)序邏輯控制、計(jì)數(shù)功能。基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)14圖25 基于CPLD和單片機(jī)的頻率測(cè)量計(jì)的組成框圖 The block diagram of frequency measurement based on CPLD and SCMCPLD是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的大規(guī)模可編程邏輯器件，隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，CPLD的時(shí)鐘延遲可達(dá)ns級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且CPLD和FPGA具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，具有可編程型和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)，有利于產(chǎn)品的研制和升級(jí)。 基于CPLD/FPGA和單片機(jī)相結(jié)合的方案在快速測(cè)量的要求下，要保證較高精度的測(cè)頻，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào)；而單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)頻速度較慢，無(wú)法滿足高速、高精度的要求。74LS393的最大計(jì)數(shù)速率可達(dá)50MHZ，與AT89C51組成24位的計(jì)數(shù)器，其最大計(jì)數(shù)值我為2 =16777215，分辨率大大提高。采用74LS393的理由是：AT89C51內(nèi)有2個(gè)16位的二進(jìn)制計(jì)數(shù)器，一個(gè)用作計(jì)數(shù)器，另一個(gè)用作定時(shí)器。閘門(mén)開(kāi)時(shí)，矩形脈沖送到74LS393進(jìn)行計(jì)數(shù)。與74LS08作為計(jì)數(shù)閘門(mén)，方波信號(hào)被送到與門(mén)的一個(gè)輸入端，與門(mén)的另一個(gè)輸入端連接1S門(mén)控信號(hào)，實(shí)際制作中連接單片機(jī)AT89C51的一個(gè)端口（）。系統(tǒng)框圖如圖24所示。 方案設(shè)計(jì)設(shè)計(jì)中提出兩種方案分別是以單片機(jī)AT89C51單獨(dú)作為系統(tǒng)的核心單元以及CPLD和單片機(jī)相結(jié)合的系統(tǒng)。(4)等精度測(cè)頻方法測(cè)量精度與預(yù)置門(mén)寬