【正文】 圖 313 單片機的振蕩方式圖 Oscillation Manner Diagram of SCM
。如采用外部時鐘源驅動器件，XTAL2 應不接。該反向放大器可以配置為片內振蕩器。 XTAL2：來自反向振蕩器的輸出。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（VPP）。PSEN /VPP：當 /VPP 保持低電平時，則在此期間外部程序存儲器（ 0000HAFFFFH），不管是否有內部程序存儲器。在由外部程序存儲器取指期間，每個機器周PSEN期兩次 有效。如果微處理器在外部執(zhí)行狀態(tài) ALE禁止，置位無效。此時， ALE 只有在執(zhí)行 MOVX，MOVC指令是 ALE 才起作用。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。在平時，ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。ALE/ ：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位PROG字節(jié)。復位操作不會對內部 RAM 有所影響。復位后 P0－P3 口均置 1 引腳表現(xiàn)為高電平，程序計數(shù)器和特殊功能寄存器 SFR 全部清零。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示：口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） （外部中斷 0）0INT （外部中斷 1）1 T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） （外部數(shù)據(jù)存儲器寫選通）WR （外部數(shù)據(jù)存儲器讀選通）DP3 口同時為閃爍編程和編程校驗接收一些控制信號。當 P3 口寫入 “1”后，它們被內部上拉為高電平，并用作輸入。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時，P2 口輸出地址的高八位。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。在 FLASH 編程和校驗時，P1 口作為第八位地址接收。 P1 口：P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖器能接收輸出4TTL 門電流。P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。 P0 口：P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。片內振蕩器和時鐘電路 管腳說明： VCC：供電電壓?？删幊檀型ǖ纼蓚€ 16 位定時器/計數(shù)器1288 位內部 RAM全靜態(tài)工作：0HZ24HZ壽命：1000 寫/擦循環(huán)與 MCS51 兼容 外形及引腳排列如圖 311 所示。由于將多功能 8 位CPU 和閃爍存儲器組合在單個芯片中，ATMEL 的 AT89C51 是一種高效微控制器，AT89C2051 是它的一種精簡版本。單片機的可擦除只讀存儲器可以反復擦除 100 次。 單片機主控模塊 AT89C51單片機性能AT89C51 簡介：圖 311 AT89C51 的引腳排列圖 Arrange diagram of pins of AT89C51AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器 （FPEROM —Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。作為整形電路時如果要求輸入與輸出同相，則可在集成施密特反相器后再加一級反相器。（2） 輸入信號增加和減少時，電路有不同的閾值電壓，它具有如同 2所示的傳輸特性。 F7 4 K Ω3 9 K Ω1 0 K Ω4 7 K Ω1 0 K Ω1 K Ω1 0 0 181。待測信號經(jīng)過時，由 DD2 兩個二極管進行限幅，以免電壓過大而燒毀，信號經(jīng)過 9018 進行放大，由 74F14 對其進行整形，產(chǎn)生出得波形為標準方波，方便 CPLD 進行計數(shù)。74F14 施密特觸發(fā)器對放大器得輸出信號進行整形，使之稱為矩形脈沖。 F5 1 0 ΩD 7L E DD 8 I N 4 0 0 5圖 38 電源電路 Power circuit 輸入信號整形模塊 信號整形電路 圖 39 為輸入信號整形電路。 FC 60 . 1 181。T R A N S1432D 3C 4D 5 D 6穩(wěn)壓器 7 8 0 5123IOG+2 2 0 VU 1 4D 42 2 0 0 181。176。D8 為大電流保護二極管，防止在輸入端偶然短路到地時，輸出端大電容上存儲的電壓反極性加到輸出、輸入端之間而損壞芯片。選用輸出電壓固定為+5V 的三端集成穩(wěn)壓器 7805。因而再整流、濾波電路之后，還需接穩(wěn)壓電路。由于此脈動的直流電壓還含有較大的紋波，必須經(jīng)過濾波電路加以濾除，從而得到平滑的直流電壓。本設計采用 5V 電源電壓供電，直流穩(wěn)壓電源一般由電源變壓器、整流濾波電路以及穩(wěn)壓電路所組成。C~70176。在給出了 8 個脈沖后，最先進入 74LS164 的第一個數(shù)據(jù)到達了最高位，然后再來一個脈沖會有什么發(fā)生呢？再來一個脈沖，第一個脈沖就會從最高位移出，搞清了這一點，下面讓我們來看電路，8 片 7LS164 首尾相串，而時鐘端則接在一起，這樣，當輸入 8 個脈沖時，從單片機 RXD 端輸出的數(shù)據(jù)就進入到了第一片74LS164 中了，而當?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進入了第二片 74LS164，而新的數(shù)據(jù)則進入了第一片 74LS164，這樣，當?shù)诎藗€ 8 個脈沖完成后，首次送出的數(shù)據(jù)被送到了最左面的 74LS164 中，其他數(shù)據(jù)依次出現(xiàn)在第一、二、三、四、五、六、七、八片74LS164 中。Q1…Q8（第 36 和 1013 引腳）并行輸出端分別接 LED 顯示器的dg每一個時鐘信號的上升沿加到CLK 端時，移位寄存器移一位，8 個時鐘脈沖過后，8 位二進制數(shù)全部移入 74LS164 中。其中 A、B（第 2腳）為串行數(shù)據(jù)輸入端，2 個引腳按邏輯與運算規(guī)律輸入信號，共一個輸入信號時可并接。V c c圖 36 顯示電路 Display circuitAT89C51 單片機串行口方式 0 為移位寄存器方式，外接 8 片 74LS164 作為 8 位 LED 顯示器的靜態(tài)顯示接口，把 AT89C51 的 RXD 作為數(shù)據(jù)輸出線，TXD 作為移位時鐘脈沖。A T 8 9 C 5 1P 3 . 0 ( R X D )P 3 . 1 ( T X D )P 3 . 4QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213amp。所謂靜態(tài)顯示，就是每一個顯示器都要占用單獨的具有鎖存功能的 I/O 接口用于筆劃段字形代碼。P3. 4 為數(shù)據(jù)封鎖線。AT89C51 的 P3. 0 口為數(shù)據(jù)輸出線，數(shù)據(jù)經(jīng) 8 片串入并出74LS164 以串行方式送入 LED(數(shù)據(jù)從最右端串行移入)，每片 74LS164 驅動一只LED。8 位 8 段 LED 采用共陽極接法，顯示方式為靜態(tài)顯示，靜態(tài)顯示方式顯示亮度較高，而且顯示狀態(tài)穩(wěn)定。74LS165 的 4 個 I/O 口通過 3K 的電阻接高電平，當掃描到某一位為低電平時表示有按鍵按下。按鍵的消抖用軟件延時的方法實現(xiàn)。4 個按鍵通過一片并入串出的 74LS165 接入單片機，單片機的 P3. 0 口為串行數(shù)據(jù)輸入線，P3. 1 口提供 741LS165 移位所需的時鐘信號，P3. 2 口控制 74LS165 的并行置入和串行移位信號線。amp。 　　74LS165 引腳定義 ： 圖 32 74LS165 引腳定義圖 Pins definition figure of 74LS165圖 33 74LS165 引腳封裝圖 Pins encapsulation figure of 74LS16574LS165 邏輯表 ：圖34 74LS165 邏輯真值表 Logic Truth Table of 74LS165 鍵盤電路圖35為按鍵接口電路，因為按鍵數(shù)量較少，所以采用獨立式按鍵結構。 　　SHIFT/LOAD：移位與置位控制端。 　　CLOCK INHIBIT：時鐘禁止端。 QH 串行輸出端。80C51 單片機內部的串行口在方式 0 工作狀態(tài)下,使用移位寄存器芯片可以擴展一個或多個 8 位并行 I/O 口。鍵盤控制命令通過一片74LS165并入串出移位寄存器讀入單片機，實現(xiàn)開始功能、預置門時間控制功能等。圖31 系統(tǒng)原理框圖 schematic block diagram of systerm其核心部分為單片機和可編程芯片CPLD。電源部分采用220V交流電經(jīng)變壓、濾波、穩(wěn)壓后得到5V電壓供整個系統(tǒng)使用。被測信號整形電路主要對被測信號進行限幅、放大、再經(jīng)施密特觸發(fā)器整形后送入CPLD。3 單元模塊設計 系統(tǒng)組成 系統(tǒng)組成框圖如圖31所示，由一片CPLD完成各種測試功能，對標準頻率和被測信號進行計數(shù)。較好的利用了CPLD的高精度、高速等方面的有點。 方案論證與選擇基于單片機的頻率測量計設計方案主要是以單片機為基礎，原理簡單，但由于自身精度問題，測量的范圍小。CPLD的標準測試頻率為40MHZ。單片機對整個測試系統(tǒng)進行控制，包括對CPLD測量過程的控制、測量結果數(shù)據(jù)的處理、鍵控制信號的讀入與處理；最后將測量結果送LED顯示。系統(tǒng)組成原理框圖如圖25所示。采用單片機作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運算和控制數(shù)碼管的顯示輸出等。采用高集成度、高精度的CPLD為實現(xiàn)高速、高精度的測頻提供了保證。本電路24中沒有采用十進制計數(shù)，應為AT89C51內置計數(shù)器只能進行二進制加法計數(shù)，計算結束后再進行十進制運算，然后將結果送到顯示緩沖區(qū)進行顯示。16位二進制的最大計數(shù)值為2 1=65535,不能滿足精確測16量的要求，雖然可以通過軟件技術的方法來提高分辨率，但是AT89C51內置計數(shù)器的計數(shù)速率受500KHZ(24MHZ)的限制，所以意義不大。74LS393是雙4位器，在這里接成級聯(lián)方式，組成一個8為二進制計數(shù)器，同時也分頻比為256的分頻器。低電平時閘門關閉。圖24 基于單片機的頻率測量計組成框圖 block diagram of frequency measurement based on SCM前置放大器完成信號放大、電平平