【正文】 有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。注意加密方式 1 時， /VPP 將內(nèi)部鎖定為ARESET；當/EA 端保持高電平時，此間內(nèi)部程序存儲器。：外部程序存儲器的選通信號。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。在 FLASH 編程期間，此引腳用于輸入編程脈沖。當復位腳由高電平變?yōu)榈碗娖綍r，芯片為 ROM 的 00H 處開始運行程序。RST：復位輸入。 P3 口：P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。這是由于內(nèi)部上拉的緣故。P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。低功耗的閑置和掉電模式32 可編程 I/O 線數(shù)據(jù)保留時間：10 年主要特性：該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標準的 MCS51 指令集和輸出管腳相兼容。 （2）幅度鑒別 （3）多諧振蕩器利用施密特觸發(fā)器也可以構(gòu)成多諧振蕩器。 F127 4 F 1 4T 1N P NV c cR 7R 8R 9R 1 4R 1 1R 1 2R 1 3C 4U 4U o圖 39 被測信號整形電路 Shaping circuit of the measured signal 施密特觸發(fā)器施密特觸發(fā)器具有以下特點：圖 310 施密特電路的傳輸特性 Transmission characteristic of the Schmidt circuit（1）施密特觸發(fā)屬于電平觸發(fā)，對于緩慢變化得信號仍然適用，當輸入信號達到某一定電壓值時，輸出電壓會發(fā)生突變。其連線如圖所示。 FC 72 2 0 0 181。176。變壓器將電網(wǎng) 220V 電壓變?yōu)?9V電壓，經(jīng)二極管橋式整流后，為 7~8V 的電壓送入 7805 的輸入端，電容 C5 和 C6 用來實現(xiàn)頻率補償，防止穩(wěn)壓器 7805 產(chǎn)生高頻自激和抑制電路引入的高頻干擾，C4 和 C7 是電解電容，以減少穩(wěn)壓電源輸出端由輸入電源引入得低頻干擾。但這樣的電壓還隨時電網(wǎng)波動（一般由 10%左右的波動）負載和溫度的變化變化。C ? Vcc 最高電壓：7V ? 輸入最高電壓：7V ? 最大輸出驅(qū)動能力： ? 高電平：－ ? 低電平：8mA 電源模塊 整個電路的供電電源如圖 38 所示，220V 交流電經(jīng)變壓、整流、濾波后，由一片7805 三端穩(wěn)壓器向系統(tǒng)提供+5V 電壓信號。a 各段對應(yīng)的引腳上。（第 9 腳）為復位端，當 =0 時，移位寄存器各位復 0，只有當 =1 時，時鐘CLRCLRCLR脈沖才起作用。74LS164 為 TTL 單向 8 位移位寄存器，可實現(xiàn)串行輸入，并行輸出。這樣單片機只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時，再發(fā)送新的字形碼，因此，使用這種方法單片機中 CPU 的開銷小。P3. 1 為串行移位時鐘線。 顯示模塊 顯示電路設(shè)計測試結(jié)果輸出顯示模塊如圖 36 所示。P3. 5 為信號封所線，防止按鍵按下時的強電流對顯示造成影響。HGFEABCD74LS165Q HC L KS / Lamp。當時鐘禁止端 CLK2 為低電平時，充許時鐘輸入。 　　其引腳如圖所示：A,B,C,D,E,F,G,H 并行輸入端。所有信號包括基準頻率信號、被測信號以及自校輸入信號均可在AT89C51單片機的控制下送入CPLD芯片中，單片機將每次測試結(jié)果讀入內(nèi)存RAM中，經(jīng)運算處理后，以十進制的形式送到8位數(shù)碼管顯示電路顯示。用40MHZ的有源晶振作為CPLD的測試標準頻率。根據(jù)設(shè)計要求，測頻范圍為0100MHZ,單片機達不到此要求，故采用方案二—基于CPLD/FPGA和單片機的頻率測量計。單片機由外接12MHZ標準晶振提供時鐘電路。由一片CPLD完成各種測試功能，對標準頻率和被測信號進行計數(shù)。圖25 基于CPLD和單片機的頻率測量計的組成框圖 The block diagram of frequency measurement based on CPLD and SCMCPLD是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的大規(guī)?？删幊踢壿嬈骷?，隨著EDA（電子設(shè)計自動化）技術(shù)和微電子技術(shù)的進步，CPLD的時鐘延遲可達ns級，結(jié)合其并行工作方式，在超高速、實時測控方面有非常廣闊的應(yīng)用前景；并且CPLD和FPGA具有高集成度、高可靠性，幾乎可將整個設(shè)計系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，具有可編程型和實現(xiàn)方案容易改動的特點，有利于產(chǎn)品的研制和升級。74LS393的最大計數(shù)速率可達50MHZ，與AT89C51組成24位的計數(shù)器，其最大計數(shù)值我為2 =16777215，分辨率大大提高。閘門開時，矩形脈沖送到74LS393進行計數(shù)。系統(tǒng)框圖如圖24所示。(4)等精度測頻方法測量精度與預置門寬度和標準頻率有關(guān)，與被測信號的頻率無關(guān)。對標準頻率信號的計數(shù)值為Ns。當門控信號為高電平時，被測信號的上沿通過 D 觸發(fā)器的 Q 端同時啟動計數(shù)器COUNT1 和 COUNT2。 等精度測頻法等精度測頻的方法是：采用頻率準確的高頻信號作為標準頻率信號，保證測量的閘門時間為被測信號的整數(shù)倍，并在閘門時間內(nèi)同時對標準信號脈沖和被測信號脈沖進行計數(shù)，實現(xiàn)整個頻率測量范圍內(nèi)的測量精度相等，當標準信號很高，閘門時間足夠長時，可實現(xiàn)高精度的頻率測量。利用周期測量法在一定信號頻率范圍內(nèi)，通過調(diào)節(jié)分頻系數(shù) M，可以較好地解決精度與實時性的矛盾。若閘門開放時間為T，計數(shù)值為N，則被測頻率：F=N/T用這種頻率測量原理，對于頻率較低的被測信號來說，存在著實時性和測量精度之間的矛盾。而在直接測頻方法的基礎(chǔ)上發(fā)展起來的等精度測頻方法消除了計數(shù)所產(chǎn)生的誤差，實現(xiàn)了寬頻率范圍內(nèi)的高精度測量，但是他不能消除和降低標準頻率所引入的誤差。頻率作為一種最基本的物理量，其測量問題等同于時間測量問題，因此頻率測量的意義更加顯然。FPGA較小的邏輯單元結(jié)構(gòu)和豐富的寄存器資源決定了其更適用于復雜時序電路和數(shù)據(jù)處理系統(tǒng)（如通信傳輸和視頻處理）。CPLD的內(nèi)部互連采用全局總線得方式，其主要特點是延時可預測。無論是CPLD還是FPGA，都是依靠內(nèi)部得邏輯塊實現(xiàn)設(shè)計功能。世界上得可編程邏輯器件供應(yīng)商（如Xilinx、Altera和Actel）可以為客戶提供各具特色的FPGA產(chǎn)品。在設(shè)計過程中，可根據(jù)需要隨時改變器件的內(nèi)部邏輯功能和管腳的信號方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計軟件，用戶不僅可通過直接對芯片結(jié)構(gòu)的設(shè)計實行躲在數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減少了電路圖設(shè)計和電路板設(shè)計的工作量及難度，同時，這種基于可編程芯片的設(shè)計大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。 CPLD(復雜可編程邏輯器件)CPLD是一種新興的高密度大規(guī)模可編程邏輯器件，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。EDA的仿真測試技術(shù)只需要通過計算機就能對所設(shè)計的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點完成一系列準確的測試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計的自動化程度。在基礎(chǔ)理論和專業(yè)技術(shù)基礎(chǔ)上，通過對數(shù)字頻率計的設(shè)計，用十進制數(shù)字來顯示被測信號頻率的測量裝置。最終實現(xiàn)多功能數(shù)字頻率計的設(shè)計方案，根據(jù)頻率計的特點，可廣泛應(yīng)用于各種測試場所。對高頻段和低頻段的劃分，會直接影響測量精度及速度。隨著電子技術(shù)與計算機技術(shù)的發(fā)展，以單片機為核心的測量控制系統(tǒng)層出不窮，在被測信號中，較多的是模擬和數(shù)字開關(guān)信號，而且還經(jīng)常遇到以頻率為參數(shù)的被測信號，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過參量—頻率轉(zhuǎn)換后的信號等。頻率信號抗干擾性強、易于傳輸 ,可以獲得較高的測量精度。設(shè)計使用等精度頻率測量方法，完整的設(shè)計出基于FPGA/CPLD的頻率測量計，并完成調(diào)試。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價格低。企業(yè)迫切需要大量熟練掌握單片機技術(shù)并能開發(fā)、應(yīng)用和維護管理這些智能化產(chǎn)品的高級工程技術(shù)人才。但是，在國內(nèi)單片機的叫法仍然有著普遍的意義。由于單片機面對的是測控對象，突出的是控制功能，所以它從功能和形態(tài)上來說都是應(yīng)控制領(lǐng)域應(yīng)用的要求而誕生的。它得出現(xiàn)使計算機從通用型數(shù)值計算領(lǐng)域進入到智能化的控制領(lǐng)域。CAD（Computer Aided Design）是EDA技術(shù)發(fā)展的早期階段。EDA技術(shù)就是依靠功能強大的電子計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL(Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編輯、化簡、分割、綜合、優(yōu)化、和仿真直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC（Application Specific Integrated Circuit）芯片中實現(xiàn)既定的電子電路設(shè)計功能。微電子技術(shù)，即大規(guī)模集成電路加工技術(shù)的進步是現(xiàn)在數(shù)字電子技術(shù)發(fā)展的基礎(chǔ)。而集成電路(IC)技術(shù)在微電子領(lǐng)域占有重要的地位。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價格低。企業(yè)迫切需要大量熟練掌握單片機技術(shù)并能開發(fā)、應(yīng)用和維護管理這些智能化產(chǎn)品的高級工程技術(shù)人才。還有些計數(shù)器可以測量信號電平、周期、脈寬和脈沖頻率，選擇這樣的計數(shù)器可以使測試方案中使用的測試儀器更少。這樣可以避免一直占用頻譜分析儀，因為頻譜儀的價格可能是那些附件價格的10～20 倍。例如：當前出現(xiàn)的干擾信號比被測信號至少大6db時，計數(shù)器測得的是這個干擾信號，這就導致了錯誤的測量結(jié)果。通過使用銫束頻率標準或gps信號作為一個參考頻率源送入整個系統(tǒng)的所有儀器，可最大限度地提高頻率測量準確度，這樣在測量儀器中就不需要有精確的時基而可以達到1012到1014的頻率測量準確度，也就是說，可以達到比儀器最高分辨率高得多的頻率測量準確度。高分辨率比高精度更容易實現(xiàn)，因為增加顯示位數(shù)比制造更穩(wěn)定的振蕩參考源要容易的多。假如需要在15gHZ有1HZ的分辨率，儀器必須至少顯示11位數(shù)。當然，如果計數(shù)器的額定最高頻率為18gHZ，那么由于計數(shù)器電路不能工作在18gHZ以上，你甚至不能用它測量在20gHZ上0dbm的信號。微波計數(shù)器一般使用類型頻譜分析儀的分頻或混頻電路，另外還包含多個時間基準、合成器、中頻放大器等。而對于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常通用計數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計分析功能，時域分析功能等等，或者包含電壓測量等其他功能。目前這些基本技術(shù)日臻完善，成熟。 Frequency meter。設(shè)計器件采用Atmel 公司的單片機 AT89C51 和 Altera 公司的 FPGA 芯片 MAX7000 系列EPM7128SLC8415。該頻率計利用 CPLD 來實現(xiàn)頻率的測量計數(shù)。中文題目：基于 CPLD和單片機的頻率測量計的設(shè)計外文題目：THE DESIGN OF FREQUENCY MEASUREMENT BASED ON CPLD AND SINGLE CHIP MICYOCO 畢業(yè)設(shè)計（論文）共 70 頁 圖紙共 2 張完成日期 20221 年 6 月 答辯日期 20221 年 6 月摘要本文主要論述了利用 CPLD 進行測頻計數(shù)，單片機實施控制實現(xiàn)等精度頻率計的設(shè)計過程。利用單片機完成整個測量電路的測試控制、數(shù)據(jù)處理和顯示輸出。鍵控制模塊設(shè)置 1 個開始鍵和 3 個時間選擇鍵，鍵值的讀入采用一片 74LS165 來完成；顯示模塊用 8 只 74LS164 完成 LED 的串行顯示；被測信號經(jīng)限幅后由兩級直接耦合放大器進行放大，再經(jīng)施密特觸發(fā)器整形后輸入 CPLD；標準頻率采用40MHZ 有源晶振動實現(xiàn)；單片機軟件用匯編語言編寫，軟件模塊對應(yīng)于硬件電路的每一個部分，還包括部分數(shù)據(jù)計算和轉(zhuǎn)換模塊。 Frequency measurement。應(yīng)用現(xiàn)代技術(shù)可以輕松地將電子計數(shù)器的測頻上限擴展到微波頻段。這些要求有的已經(jīng)實現(xiàn)或者部分實現(xiàn)，但要真正完美的實現(xiàn)這些目標，對于生產(chǎn)廠家來說，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了。雖然所有的微波計數(shù)器都是用來完成計數(shù)任務(wù)的，但制造廠家都有各自的一套復雜的計數(shù)器的設(shè)計、使得不同型號的 計數(shù)器性能和價格會有所差別，因此需要根據(jù)其附加特性或價格來慎重選擇。因此，如果要做精確的測量，一定要保證被測信號的頻率和幅度在測量儀器的指標范圍之內(nèi)。高分辨率可以快速測出更小的漂移值和不穩(wěn)定值，但這時的讀數(shù)不能完全代表儀器的準確度。為了提高儀器的測量準確度和穩(wěn)定度，可以購買一個具有小型恒溫槽的參考振蕩器作為時間基準?？赡苡绊懹嫈?shù)器選擇和應(yīng)用的還有另外幾個值得考慮的特性，如：采樣時間、測量速度和跟蹤速度，這些特性可能影響測量結(jié)果的準確及對結(jié)果的及時處理。一般來說，對干擾信號和噪聲可以使用計數(shù)器的附件來抑制。 如果知道待測信號的大概頻率（a），就可以用濾波器抑制已知的干擾信號(b)，而在計數(shù)器量程之外的其他信號（c）或低電平信號(d)不會對待測信號的頻率測量產(chǎn)