【正文】 ED 亮則完好，否則電源電路可能未上電或出現(xiàn)錯(cuò)誤，起到一個(gè)很好的自動(dòng)電源檢測功能。放大整形電路由 9018 和 74F14 等組成，其中 9018 組成放大電路將輸入為 FX 得周期信號(hào)如正弦波、三角波等進(jìn)行放大。施密特觸發(fā)器的應(yīng)用施密特觸發(fā)器得用途很廣，其典型應(yīng)用舉例如下：（1）波形得整形和變換 利用施密特觸發(fā)器得正弦波、三角波變換成方波，通常由測量裝置來的信號(hào)，經(jīng)放大后可能是不規(guī)則的波形，必須經(jīng)施密特觸發(fā)器整形。AT89C51 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。三級程序存儲(chǔ)器鎖定 GND：接地。 P2 口：P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4個(gè) TTL 門電流，當(dāng) P2 口被寫“1” 時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ ILL）這是由于上拉的緣故。常用的復(fù)位電路如圖 312 所示。另外，該引腳被略微拉高。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。在芯片擦操作中，代碼陣列全被寫“1”且在任何非空存儲(chǔ)基于 CPLD 和單片機(jī)的頻率測量計(jì)的設(shè)計(jì)28字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行?！睂?shí)際上 SBUF 包含了兩個(gè)獨(dú)立的寄存器，一個(gè)是發(fā)送寄存，另一個(gè)是接收寄存器，但它們都共同使用同一個(gè)尋址地址：99H。它的尋址地址是98H，是一個(gè)可以位尋址的寄存器，作用就是監(jiān)視和控制 51 芯片串行口的工作狀態(tài)。在模式 0 中要求該位為 0。該位可能是奇偶位，地址/ 數(shù)據(jù)標(biāo)識(shí)位。該位可以用軟件根據(jù)需要置位或清除，通常這位在通信協(xié)議中做奇偶位，在多處理機(jī)通信中這一位則用于表示是地址幀還是數(shù)據(jù)幀。UART 為(Universal Asynchronous Receiver）的英文縮寫。 SCON：串行口控制寄存器通常在芯片或設(shè)備中為了監(jiān)視或控制接口狀態(tài)，都會(huì)引用到接口控制寄存器。至于串口通信需要用到那些特殊功能寄存器呢，它們是 SCON，TCON，TMOD，SCON 等，各代表什么含義呢？SBUF：數(shù)據(jù)緩沖寄存器這是一個(gè)可以直接尋址的串行口專用寄存器。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過一個(gè)二分頻觸發(fā)器，因此對外部時(shí)鐘信號(hào)的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。注意加密方式 1 時(shí)， /VPP 將內(nèi)部鎖定為ARESET；當(dāng)/EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。當(dāng)復(fù)位腳由高電平變?yōu)榈碗娖綍r(shí)，芯片為 ROM 的 00H 處開始運(yùn)行程序。 P3 口：P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門電流。P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。低功耗的閑置和掉電模式數(shù)據(jù)保留時(shí)間：10 年畢業(yè)設(shè)計(jì)（論文）25該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。 F127 4 F 1 4T 1N P NV c cR 7R 8R 9R 1 4R 1 1R 1 2R 1 3C 4U 4U o圖 39 被測信號(hào)整形電路 Shaping circuit of the measured signal 施密特觸發(fā)器畢業(yè)設(shè)計(jì)（論文）23施密特觸發(fā)器具有以下特點(diǎn)：圖 310 施密特電路的傳輸特性 Transmission characteristic of the Schmidt circuit（1）施密特觸發(fā)屬于電平觸發(fā)，對于緩慢變化得信號(hào)仍然適用，當(dāng)輸入信號(hào)達(dá)到某一定電壓值時(shí)，輸出電壓會(huì)發(fā)生突變。 FC 72 2 0 0 181。變壓器將電網(wǎng) 220V 電壓變?yōu)?9V電壓，經(jīng)二極管橋式整流后，為 7~8V 的電壓送入 7805 的輸入端，電容 C5 和 C6 用來實(shí)現(xiàn)頻率補(bǔ)償，防止穩(wěn)壓器 7805 產(chǎn)生高頻自激和抑制電路引入的高頻干擾，C4 和 C7 是電解電容，以減少穩(wěn)壓電源輸出端由輸入電源引入得低頻干擾。C ? Vcc 最高電壓：7V ? 輸入最高電壓：7V ? 最大輸出驅(qū)動(dòng)能力： ? 高電平：－ ? 低電平：8mA 電源模塊 整個(gè)電路的供電電源如圖 38 所示，220V 交流電經(jīng)變壓、整流、濾波后，由一片7805 三端穩(wěn)壓器向系統(tǒng)提供+5V 電壓信號(hào)。（第 9 腳）為復(fù)位端，當(dāng) =0 時(shí)，移位寄存器各位復(fù) 0，只有當(dāng) =1 時(shí)，時(shí)鐘CLRCLRCLR脈沖才起作用。這樣單片機(jī)只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時(shí)，再發(fā)送新的字形碼，因此，使用這種方法單片機(jī)中 CPU 的開銷小。畢業(yè)設(shè)計(jì)（論文）19 顯示模塊 顯示電路設(shè)計(jì)測試結(jié)果輸出顯示模塊如圖 36 所示。HGFEABCD74LS165Q HC L KS / Lamp。 　　其引腳如圖所示：A,B,C,D,E,F,G,H 并行輸入端。用40MHZ的有源晶振作為CPLD的測試標(biāo)準(zhǔn)頻率。單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時(shí)鐘電路?；?CPLD 和單片機(jī)的頻率測量計(jì)的設(shè)計(jì)14圖25 基于CPLD和單片機(jī)的頻率測量計(jì)的組成框圖 The block diagram of frequency measurement based on CPLD and SCMCPLD是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的大規(guī)?？删幊踢壿嬈骷?，隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，CPLD的時(shí)鐘延遲可達(dá)ns級，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測控方面有非常廣闊的應(yīng)用前景；并且CPLD和FPGA具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，具有可編程型和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)，有利于產(chǎn)品的研制和升級。閘門開時(shí)，矩形脈沖送到74LS393進(jìn)行計(jì)數(shù)。(4)等精度測頻方法測量精度與預(yù)置門寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測信號(hào)的頻率無關(guān)。當(dāng)門控信號(hào)為高電平時(shí)，被測信號(hào)的上沿通過 D 觸發(fā)器的 Q 端同時(shí)啟動(dòng)計(jì)數(shù)器COUNT1 和 COUNT2。利用周期測量法在一定信號(hào)頻率范圍內(nèi)，通過調(diào)節(jié)分頻系數(shù) M，可以較好地解決精度與實(shí)時(shí)性的矛盾。而在直接測頻方法的基礎(chǔ)上發(fā)展起來的等精度測頻方法消除了計(jì)數(shù)所產(chǎn)生的誤差，實(shí)現(xiàn)了寬頻率范圍內(nèi)的高精度測量，但是他不能消除和降低標(biāo)準(zhǔn)頻率所引入的誤差。FPGA較小的邏輯單元結(jié)構(gòu)和豐富的寄存器資源決定了其更適用于復(fù)雜時(shí)序電路和數(shù)據(jù)處理系統(tǒng)（如通信傳輸和視頻處理）。無論是CPLD還是FPGA，都是依靠內(nèi)部得邏輯塊實(shí)現(xiàn)設(shè)計(jì)功能。在設(shè)計(jì)過程中，可根據(jù)需要隨時(shí)改變器件的基于 CPLD 和單片機(jī)的頻率測量計(jì)的設(shè)計(jì)8內(nèi)部邏輯功能和管腳的信號(hào)方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計(jì)軟件，用戶不僅可通過直接對芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)行躲在數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減少了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量及難度，同時(shí)，這種基于可編程芯片的設(shè)計(jì)大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。EDA的仿真測試技術(shù)只需要通過計(jì)算機(jī)就能對所設(shè)計(jì)的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點(diǎn)完成一系列準(zhǔn)確的測試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。最終實(shí)現(xiàn)多功能數(shù)字頻率計(jì)的設(shè)計(jì)方案，根據(jù)頻率計(jì)的特點(diǎn)，可廣泛應(yīng)用于各種測試場所。隨著電子技術(shù)與計(jì)算機(jī)技術(shù)的發(fā)展，以單片機(jī)為核心的測量控制系統(tǒng)層出不窮，在被測信號(hào)中，較多的是模擬和數(shù)字開關(guān)信號(hào)，而且還經(jīng)常遇到以頻率為參數(shù)的被測信號(hào)，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過參量—頻率轉(zhuǎn)換后的信號(hào)等。設(shè)計(jì)使用等精度頻率測量方法，完整的設(shè)計(jì)出基于FPGA/CPLD的頻率測量計(jì)，并完成調(diào)試。企業(yè)迫切需要大量熟練掌握單片機(jī)技術(shù)并能開發(fā)、應(yīng)用和維護(hù)管理這些智能化產(chǎn)品的高級工程技術(shù)人才。由于單片機(jī)面對的是測控對象，突出的是控制功能，所以它從功能和形態(tài)上來說都是應(yīng)控制領(lǐng)域應(yīng)用的要求而誕生的。CAD（Computer Aided Design）是EDA技術(shù)發(fā)展的早期階段。微電子技術(shù)，即大規(guī)模集成電路加工技術(shù)的進(jìn)步是現(xiàn)在數(shù)字電子技術(shù)發(fā)展的基礎(chǔ)。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價(jià)格低。還有些計(jì)數(shù)器可以測量信號(hào)電平、周期、脈寬和脈沖頻率，選擇這樣的計(jì)數(shù)器可以使測試方案中使用的測試儀器更少。例如：當(dāng)前出現(xiàn)的干擾信號(hào)比被測信號(hào)至少大6db時(shí)，計(jì)數(shù)器測得的是這個(gè)干擾信號(hào)，這就導(dǎo)致了錯(cuò)誤的測量結(jié)果。高分辨率比高精度更容易實(shí)現(xiàn)，因?yàn)樵黾语@示位數(shù)比制造更穩(wěn)定的振蕩參考源要容易的多。當(dāng)然，如果計(jì)數(shù)器的額定最高頻率為18gHZ，那么由于計(jì)數(shù)器電路不能工作在18gHZ以上，你甚至不能用它測量在20gHZ上0dbm的信號(hào)。而對于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常通用計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等，或者包含電壓測量等其他功能。早期，設(shè)計(jì)師們追求的目標(biāo)主要是擴(kuò)展測量范圍，再加上提高測量精度、穩(wěn)定度等，這些也是人們衡量電子計(jì)算器的技術(shù)水平，決定電子計(jì)數(shù)器價(jià)格高低的主要依據(jù)。為了能正確地測量不同類型的信號(hào)，必須了解待測信號(hào)特性和各種頻率測量儀器的性能。準(zhǔn)確度指標(biāo)表明儀器的讀數(shù)接近實(shí)際信號(hào)頻率的程度；而分辨率指標(biāo)表明多么小的頻率變化可能在儀器上顯示出來。當(dāng)然，儀器的固有準(zhǔn)確度取決于制造的精度以及校準(zhǔn)實(shí)驗(yàn)室對時(shí)基振蕩器的校正；準(zhǔn)確度主要取決于晶振的熱穩(wěn)定性，而與老化關(guān)系不大。如果需要測量的幾個(gè)信號(hào)的頻率值相差很大，可以使用可調(diào)帶通濾波器或高通、低通濾波器依次測量每一個(gè)信號(hào)的頻率。 技術(shù)背景及發(fā)展趨勢當(dāng)今，單片微型計(jì)算機(jī)技術(shù)迅速發(fā)展，由單片機(jī)技術(shù)開發(fā)的計(jì)數(shù)設(shè)備和產(chǎn)品廣泛應(yīng)用到各個(gè)領(lǐng)域，單片機(jī)技術(shù)產(chǎn)品和設(shè)備促進(jìn)了生產(chǎn)技術(shù)水平的提高。畢業(yè)設(shè)計(jì)（論文）3 EDA技術(shù)的發(fā)展及其應(yīng)用21世紀(jì)人類將全面進(jìn)入信息化社會(huì)對微電子信息技術(shù)和微電子VLSI基礎(chǔ)技術(shù)將不斷提出更高的發(fā)展要求，微電子技術(shù)仍將繼續(xù)是21世紀(jì)若干年代中最為重要的和最有活力的高科技領(lǐng)域之一?，F(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA(Electronic Design Automation)技術(shù)。 單片機(jī)概論單片機(jī)是一個(gè)單芯片形態(tài)、面向控制對象的嵌入式應(yīng)用計(jì)算機(jī)系統(tǒng)。單片機(jī)是單芯片形態(tài)作為嵌入式應(yīng)用得計(jì)算機(jī)，它有唯一的、專門為嵌入式應(yīng)用而設(shè)計(jì)的體系結(jié)構(gòu)和指令系統(tǒng)，加上它的芯片級體積的優(yōu)點(diǎn)和現(xiàn)場環(huán)境下可高速可靠地運(yùn)行的特點(diǎn)，因此單片機(jī)又稱為嵌入式微控制器（Embedded micro controller）。同時(shí)隨著科學(xué)技術(shù)的發(fā)展，用戶對電子計(jì)數(shù)器也提出了新的要求。傳統(tǒng)的頻率計(jì)通采用組合電路和時(shí)序電路等大量的硬件電路構(gòu)成，產(chǎn)品不但體積較大，運(yùn)行速度慢，而且測量低頻信號(hào)時(shí)不宜直接使用。一般的數(shù)字頻率計(jì)本身無計(jì)算能力因而難以使用測周發(fā)，而用89c51單片機(jī)構(gòu)成的頻率計(jì)卻很容易做到這一點(diǎn)。CPLD芯片采用流行的VHDL語言編程，并在MAX+plusII設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)了全部編程設(shè)計(jì)，單片機(jī)采用底層匯編語言編程，可以精確地控制測頻計(jì)數(shù)閘門的開啟和關(guān)閉，從而進(jìn)一步提高了測量精度。然后利用EDA工具的邏輯綜合功能，把功能描述轉(zhuǎn)換為某一具體目標(biāo)芯片的網(wǎng)表文件，經(jīng)編程器下載到可編程目標(biāo)芯片中（如FPGA芯片），使該芯片能實(shí)現(xiàn)設(shè)計(jì)要求的功能。事實(shí)上FPGA已經(jīng)稱為一類標(biāo)準(zhǔn)器件，并且已經(jīng)和CPLD一起成為目前最常用得可編程邏輯器件。從規(guī)模上看CLB只是一個(gè)邏輯單元，當(dāng)輸入端不夠用時(shí)，通常需要吧CLB進(jìn)行串行級連擴(kuò)展。頻率測量的精度和效能常常決定里這次測量儀表或控制系統(tǒng)的性能。閘門開啟時(shí)，計(jì)數(shù)器開始計(jì)數(shù)，閘門關(guān)閉，停止計(jì)數(shù)。周期測量法原理圖如圖 22 所示。設(shè)在一次門控時(shí)間Tpr中對被測信號(hào)計(jì)數(shù)值為Nx。 基于單片機(jī)的方案采用單片機(jī)AT89C51作為系統(tǒng)控制核心單元，輔以適當(dāng)?shù)能洝⒂布Y源完成以單片機(jī)為核心的等精度頻率計(jì)的軟硬件設(shè)計(jì)及系統(tǒng)實(shí)現(xiàn)。16位二進(jìn)制的最大計(jì)數(shù)值為2 1=65535,不能滿足精確測16量的要求，雖然可以通過軟件技術(shù)的方法來提高分辨率，但是AT89C51內(nèi)置計(jì)數(shù)器的計(jì)數(shù)速率受500KHZ(24MHZ)的限制，所以意義不大。系統(tǒng)組成原理框圖如圖25所示。較好的利用了CPLD的高精度、高速等方面的有點(diǎn)?；?CPLD 和單片機(jī)的頻率測量計(jì)的設(shè)計(jì)16圖31 系統(tǒng)原理框圖 schematic block diagram of systerm其核心部分為單片機(jī)和可編程芯片CPLD。 　　CLOCK INHIBIT：時(shí)鐘禁止端。4 個(gè)按鍵通過一片并入串出的 74LS165 接入單片機(jī)，單片機(jī)的 P3. 0 口為串行數(shù)據(jù)輸入線，P3. 1 口提供 741LS165 移位所需的時(shí)鐘信號(hào)，P3. 2 口控制 74LS165 的并行置入和串行移位信號(hào)線。AT89C51 的 P3. 0 口為數(shù)據(jù)輸出線，數(shù)據(jù)經(jīng) 8 片串入并出74LS164 以串行方式送入 LED(數(shù)據(jù)從最右端串行移入)，每片 74LS164 驅(qū)動(dòng)一只LED。V c c圖 36 顯示電路 Display circuitAT89C51 單片機(jī)串行口方式 0 為移位寄存器方式，外接 8 片 74LS164 作為 8 位 LED 顯示器的靜態(tài)顯示接口，把 AT89C51 的 RXD 作為數(shù)據(jù)輸出線，TXD 作為移位時(shí)鐘脈沖。