【正文】 RB8： 接收數(shù)據(jù)位 8，在模式 2 和 3 是已接收數(shù)據(jù)的第 9 位。 SM2： 在模式 模式 3 中為多處理機通信使能位。SCON 就是 51 芯片的串行口控制寄存器。有朋友這樣問起過“為何在串行口收發(fā)中，都只是使用到同一個寄存器 SBUF？而不是收發(fā)各用一個寄存器。圖 313 單片機的振蕩方式圖 Oscillation Manner Diagram of SCM芯片擦除：整個 PEROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持 ALE管腳處于低電平 10ms 來完成。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（VPP）。此時， ALE 只有在執(zhí)行 MOVX，MOVC指令是 ALE 才起作用。復(fù)位操作不會對內(nèi)部 RAM 有所影響。當 P3 口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。在 FLASH 編程和校驗時，P1 口作為第八位地址接收。片內(nèi)振蕩器和時鐘電路 管腳說明： VCC：供電電壓。全靜態(tài)工作：0HZ24HZ由于將多功能 8 位CPU 和閃爍存儲器組合在單個芯片中，ATMEL 的 AT89C51 是一種高效微控制器，AT89C2051 是它的一種精簡版本。（2） 輸入信號增加和減少時，電路有不同的閾值電壓，它具有如同 2所示的傳輸特性。 F5 1 0 ΩD 7L E DD 8 I N 4 0 0 5圖 38 電源電路 Power circuit 輸入信號整形模塊 信號整形電路 圖 39 為輸入信號整形電路。D8 為大電流保護二極管，防止在輸入端偶然短路到地時，輸出端大電容上存儲的電壓反極性加到輸出、輸入端之間而損壞芯片。本設(shè)計采用 5V 電源電壓供電，直流穩(wěn)壓電源一般由電源變壓器、整流濾波電路以及穩(wěn)壓電路所組成。Q1…Q8（第 36 和 1013 引腳）并行輸出端分別接 LED 顯示器的dgA T 8 9 C 5 1P 3 . 0 ( R X D )P 3 . 1 ( T X D )P 3 . 4QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213amp。8 位 8 段 LED 采用共陽極接法，顯示方式為靜態(tài)顯示，靜態(tài)顯示方式顯示亮度較高，而且顯示狀態(tài)穩(wěn)定。amp。 畢業(yè)設(shè)計（論文）17QH 串行輸出端。電源部分采用220V交流電經(jīng)變壓、濾波、穩(wěn)壓后得到5V電壓供整個系統(tǒng)使用。 方案論證與選擇基于單片機的頻率測量計設(shè)計方案主要是以單片機為基礎(chǔ)，原理簡單，但由于自身精度問題，測量的范圍小。采用單片機作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運算和控制數(shù)碼管的顯示輸出等。74LS393是雙4位器，在這里接成級聯(lián)方式，組成一個8為二進制計數(shù)器，同時也分頻比為256的分頻器。在預(yù)置門時一間和常規(guī)測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度在整個測量范圍內(nèi)保持恒定不變，而常規(guī)的直接測頻法 (在低頻時用測周法，高頻時用測頻法)，其精度會隨著被測信號頻率的下降而下降。對被測信號 Fx 和標準頻率信號 Fs 同時計數(shù)。但是對于高頻信號，周期法就需要很大的分頻系數(shù) M，增加了硬件和軟件的復(fù)雜性，不宜采用。常用的頻率測量方法： 頻率測量圖21 頻率測量原理圖 The schematic diagram of Frequency measurement頻率測量的原理圖如圖21所示。 頻率測量原理畢業(yè)設(shè)計（論文）9在電子測量技術(shù)中，頻率測量是最基本的測量之一。CPLD中得邏輯塊一般稱為LAB，其規(guī)模比較大，通常由幾十個輸入端和不少于十個的輸出端，并且還可以根據(jù)需要進行邏輯擴展，但是邏輯寄存器的數(shù)量很少。 FPGA（現(xiàn)場可編程門陣列）FPGA是一種可由用戶自定義并進行配置得高密度專用集成電路。設(shè)計者的工作僅限于利用軟件方式，即利用超高速硬件描述語言（VHDL）來完成系統(tǒng)硬件功能的描述，在EDA工具的幫助下就可以得到最后的結(jié)果，這使得對整個硬件系統(tǒng)的設(shè)計和修改過程如同完成軟件設(shè)計一樣方便、高效。本測頻系統(tǒng)的設(shè)計揚棄了傳統(tǒng)的自下而上的數(shù)字電路設(shè)計方法，采用先進的EDA技術(shù)及自上而下的設(shè)計，把資源豐富、控制靈活及良好人機對話功能的單片機和具有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場可編程的CPLD芯片完美的結(jié)合起來，實現(xiàn)了對0－100MHZ信號頻率的等精度測量。對于以頻率為參數(shù)的被測信號，通常多采用的測頻法和測周法。主要參數(shù)：（1） 測頻范圍為0－100MHZ。單片機以體積小、功能強、可靠性高、性能價格比高等特點，已成為實現(xiàn)工業(yè)生產(chǎn)技術(shù)進步和畢業(yè)設(shè)計（論文）5開發(fā)機電一體化和智能化測控產(chǎn)品的重要手段。隨著單片機技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對測控對象的接口電路，如ADC、DAC、高速I/O口、PWM、WDT等。在這個階段人們開始利用計算機取代手工勞動但當時的計算機硬件功能有限軟件功能較弱人們主要借助計算機對所設(shè)計的電路進行一些模擬和預(yù)測輔助進行集成電路版圖編輯和印刷電路板基于 CPLD 和單片機的頻率測量計的設(shè)計4PCB（Printed Circuit Board）布局、布線等簡單的版圖繪制等工作。目前，在硅片單位面積上集成的晶體管數(shù)量越來越多，1978年推出的8086微處理器芯片集成的晶體管數(shù)是4萬只，到2022年推出的Pentium4微處理器芯片的集成度達4200萬只晶體管。而對于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常計數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計分析功能，時域分析功能等等，或者包含電壓測量等其他功能。由于微電子技術(shù)和計算機技術(shù)的發(fā)展，微波頻率計都在不斷地進步著，靈敏度不斷提高，頻率范圍不斷擴大，功能不斷地增加。一般來說，對干擾信號和噪聲可以使用計數(shù)器的附件來抑制。為了提高儀器的測量準確度和穩(wěn)定度，可以購買一個具有小型恒溫槽的參考振蕩器作為時間基準。因此，如果要做精確的測量，一定要保證被測信號的頻率和幅度在測量儀器的指標范圍之內(nèi)。這些要求有的已經(jīng)實現(xiàn)或者部分實現(xiàn)，但要真正完美的實現(xiàn)這些目標，對于生產(chǎn)廠家來說，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了?；?CPLD和單片機的頻率測量計的設(shè)計畢業(yè)論文目錄摘要 .............................................................IABSTRACT ........................................................II1 緒論 ..........................................................1 頻率計基礎(chǔ)知識 ...............................................1 對靈敏度和準確度的要求 ...........................................................................1 測量儀器的準確度的選擇 ...........................................................................2 微波計數(shù)器的使用 .......................................................................................2 技術(shù)背景及發(fā)展趨勢 ...........................................3 EDA 技術(shù)的發(fā)展及其應(yīng)用 .......................................4 單片機概論 ...................................................5 頻率計的設(shè)計內(nèi)容和意義 .......................................62 設(shè)計理論基礎(chǔ) ..................................................8 CPLD/FPGA 設(shè)計意義 ...........................................8 EDA...............................................................................................................8 CPLD(復(fù)雜可編程邏輯器件) ......................................................................8 FPGA（現(xiàn)場可編程門陣列） .........................................................................9 FPGA 和 CPLD 的選擇 ................................................................................9 頻率測量原理 .................................................9 頻率測量 .....................................................................................................10 周期測量 .....................................................................................................10 等精度測頻法 .............................................................................................11 方案設(shè)計 ....................................................13 基于單片機的方案 .....................................................................................13 基于 CPLD/FPGA 和單片機相結(jié)合的方案 .............................................14 方案