【正文】 RB8： 接收數(shù)據(jù)位 8，在模式 2 和 3 是已接收數(shù)據(jù)的第 9 位。 SM2： 在模式 模式 3 中為多處理機(jī)通信使能位。SCON 就是 51 芯片的串行口控制寄存器。有朋友這樣問(wèn)起過(guò)“為何在串行口收發(fā)中，都只是使用到同一個(gè)寄存器 SBUF？而不是收發(fā)各用一個(gè)寄存器。圖 313 單片機(jī)的振蕩方式圖 Oscillation Manner Diagram of SCM芯片擦除：整個(gè) PEROM 陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持 ALE管腳處于低電平 10ms 來(lái)完成。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（VPP）。此時(shí)， ALE 只有在執(zhí)行 MOVX，MOVC指令是 ALE 才起作用。復(fù)位操作不會(huì)對(duì)內(nèi)部 RAM 有所影響。當(dāng) P3 口寫(xiě)入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。在 FLASH 編程和校驗(yàn)時(shí)，P1 口作為第八位地址接收。片內(nèi)振蕩器和時(shí)鐘電路 管腳說(shuō)明： VCC：供電電壓。全靜態(tài)工作：0HZ24HZ由于將多功能 8 位CPU 和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL 的 AT89C51 是一種高效微控制器，AT89C2051 是它的一種精簡(jiǎn)版本。（2） 輸入信號(hào)增加和減少時(shí)，電路有不同的閾值電壓，它具有如同 2所示的傳輸特性。 F5 1 0 ΩD 7L E DD 8 I N 4 0 0 5圖 38 電源電路 Power circuit 輸入信號(hào)整形模塊 信號(hào)整形電路 圖 39 為輸入信號(hào)整形電路。D8 為大電流保護(hù)二極管，防止在輸入端偶然短路到地時(shí)，輸出端大電容上存儲(chǔ)的電壓反極性加到輸出、輸入端之間而損壞芯片。本設(shè)計(jì)采用 5V 電源電壓供電，直流穩(wěn)壓電源一般由電源變壓器、整流濾波電路以及穩(wěn)壓電路所組成。Q1…Q8（第 36 和 1013 引腳）并行輸出端分別接 LED 顯示器的dgA T 8 9 C 5 1P 3 . 0 ( R X D )P 3 . 1 ( T X D )P 3 . 4QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213amp。8 位 8 段 LED 采用共陽(yáng)極接法，顯示方式為靜態(tài)顯示，靜態(tài)顯示方式顯示亮度較高，而且顯示狀態(tài)穩(wěn)定。amp。 畢業(yè)設(shè)計(jì)（論文）17QH 串行輸出端。電源部分采用220V交流電經(jīng)變壓、濾波、穩(wěn)壓后得到5V電壓供整個(gè)系統(tǒng)使用。 方案論證與選擇基于單片機(jī)的頻率測(cè)量計(jì)設(shè)計(jì)方案主要是以單片機(jī)為基礎(chǔ)，原理簡(jiǎn)單，但由于自身精度問(wèn)題，測(cè)量的范圍小。采用單片機(jī)作為系統(tǒng)的主控部件，實(shí)現(xiàn)整個(gè)電路的測(cè)試信號(hào)控制、數(shù)據(jù)運(yùn)算和控制數(shù)碼管的顯示輸出等。74LS393是雙4位器，在這里接成級(jí)聯(lián)方式，組成一個(gè)8為二進(jìn)制計(jì)數(shù)器，同時(shí)也分頻比為256的分頻器。在預(yù)置門時(shí)一間和常規(guī)測(cè)頻閘門時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下，等精度測(cè)量法的測(cè)量精度在整個(gè)測(cè)量范圍內(nèi)保持恒定不變，而常規(guī)的直接測(cè)頻法 (在低頻時(shí)用測(cè)周法，高頻時(shí)用測(cè)頻法)，其精度會(huì)隨著被測(cè)信號(hào)頻率的下降而下降。對(duì)被測(cè)信號(hào) Fx 和標(biāo)準(zhǔn)頻率信號(hào) Fs 同時(shí)計(jì)數(shù)。但是對(duì)于高頻信號(hào)，周期法就需要很大的分頻系數(shù) M，增加了硬件和軟件的復(fù)雜性，不宜采用。常用的頻率測(cè)量方法： 頻率測(cè)量圖21 頻率測(cè)量原理圖 The schematic diagram of Frequency measurement頻率測(cè)量的原理圖如圖21所示。 頻率測(cè)量原理畢業(yè)設(shè)計(jì)（論文）9在電子測(cè)量技術(shù)中，頻率測(cè)量是最基本的測(cè)量之一。CPLD中得邏輯塊一般稱為L(zhǎng)AB，其規(guī)模比較大，通常由幾十個(gè)輸入端和不少于十個(gè)的輸出端，并且還可以根據(jù)需要進(jìn)行邏輯擴(kuò)展，但是邏輯寄存器的數(shù)量很少。 FPGA（現(xiàn)場(chǎng)可編程門陣列）FPGA是一種可由用戶自定義并進(jìn)行配置得高密度專用集成電路。設(shè)計(jì)者的工作僅限于利用軟件方式，即利用超高速硬件描述語(yǔ)言（VHDL）來(lái)完成系統(tǒng)硬件功能的描述，在EDA工具的幫助下就可以得到最后的結(jié)果，這使得對(duì)整個(gè)硬件系統(tǒng)的設(shè)計(jì)和修改過(guò)程如同完成軟件設(shè)計(jì)一樣方便、高效。本測(cè)頻系統(tǒng)的設(shè)計(jì)揚(yáng)棄了傳統(tǒng)的自下而上的數(shù)字電路設(shè)計(jì)方法，采用先進(jìn)的EDA技術(shù)及自上而下的設(shè)計(jì)，把資源豐富、控制靈活及良好人機(jī)對(duì)話功能的單片機(jī)和具有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場(chǎng)可編程的CPLD芯片完美的結(jié)合起來(lái)，實(shí)現(xiàn)了對(duì)0－100MHZ信號(hào)頻率的等精度測(cè)量。對(duì)于以頻率為參數(shù)的被測(cè)信號(hào)，通常多采用的測(cè)頻法和測(cè)周法。主要參數(shù)：（1） 測(cè)頻范圍為0－100MHZ。單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價(jià)格比高等特點(diǎn)，已成為實(shí)現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和畢業(yè)設(shè)計(jì)（論文）5開(kāi)發(fā)機(jī)電一體化和智能化測(cè)控產(chǎn)品的重要手段。隨著單片機(jī)技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對(duì)測(cè)控對(duì)象的接口電路，如ADC、DAC、高速I/O口、PWM、WDT等。在這個(gè)階段人們開(kāi)始利用計(jì)算機(jī)取代手工勞動(dòng)但當(dāng)時(shí)的計(jì)算機(jī)硬件功能有限軟件功能較弱人們主要借助計(jì)算機(jī)對(duì)所設(shè)計(jì)的電路進(jìn)行一些模擬和預(yù)測(cè)輔助進(jìn)行集成電路版圖編輯和印刷電路板基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)4PCB（Printed Circuit Board）布局、布線等簡(jiǎn)單的版圖繪制等工作。目前，在硅片單位面積上集成的晶體管數(shù)量越來(lái)越多，1978年推出的8086微處理器芯片集成的晶體管數(shù)是4萬(wàn)只，到2022年推出的Pentium4微處理器芯片的集成度達(dá)4200萬(wàn)只晶體管。而對(duì)于中高檔產(chǎn)品， 則要求有高分辨率，高精度，高穩(wěn)定度，高測(cè)量速率；除通常計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等，或者包含電壓測(cè)量等其他功能。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，微波頻率計(jì)都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。一般來(lái)說(shuō)，對(duì)干擾信號(hào)和噪聲可以使用計(jì)數(shù)器的附件來(lái)抑制。為了提高儀器的測(cè)量準(zhǔn)確度和穩(wěn)定度，可以購(gòu)買一個(gè)具有小型恒溫槽的參考振蕩器作為時(shí)間基準(zhǔn)。因此，如果要做精確的測(cè)量，一定要保證被測(cè)信號(hào)的頻率和幅度在測(cè)量?jī)x器的指標(biāo)范圍之內(nèi)。這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對(duì)于生產(chǎn)廠家來(lái)說(shuō)，還有許多工作要做，而不是表面看來(lái)似乎發(fā)展到頭了。基于 CPLD和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)畢業(yè)論文目錄摘要 .............................................................IABSTRACT ........................................................II1 緒論 ..........................................................1 頻率計(jì)基礎(chǔ)知識(shí) ...............................................1 對(duì)靈敏度和準(zhǔn)確度的要求 ...........................................................................1 測(cè)量?jī)x器的準(zhǔn)確度的選擇 ...........................................................................2 微波計(jì)數(shù)器的使用 .......................................................................................2 技術(shù)背景及發(fā)展趨勢(shì) ...........................................3 EDA 技術(shù)的發(fā)展及其應(yīng)用 .......................................4 單片機(jī)概論 ...................................................5 頻率計(jì)的設(shè)計(jì)內(nèi)容和意義 .......................................62 設(shè)計(jì)理論基礎(chǔ) ..................................................8 CPLD/FPGA 設(shè)計(jì)意義 ...........................................8 EDA...............................................................................................................8 CPLD(復(fù)雜可編程邏輯器件) ......................................................................8 FPGA（現(xiàn)場(chǎng)可編程門陣列） .........................................................................9 FPGA 和 CPLD 的選擇 ................................................................................9 頻率測(cè)量原理 .................................................9 頻率測(cè)量 .....................................................................................................10 周期測(cè)量 .....................................................................................................10 等精度測(cè)頻法 .............................................................................................11 方案設(shè)計(jì) ....................................................13 基于單片機(jī)的方案 .....................................................................................13 基于 CPLD/FPGA 和單片機(jī)相結(jié)合的方案 .............................................14 方案