【正文】 ，即大規(guī)模集成電路加工技術(shù)的進(jìn)步是現(xiàn)在數(shù)字電子技術(shù)發(fā)展的基礎(chǔ)。EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL(Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編輯、化簡(jiǎn)、分割、綜合、優(yōu)化、和仿真直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC（Application Specific Integrated Circuit）芯片中實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。CAD（Computer Aided Design）是EDA技術(shù)發(fā)展的早期階段。它得出現(xiàn)使計(jì)算機(jī)從通用型數(shù)值計(jì)算領(lǐng)域進(jìn)入到智能化的控制領(lǐng)域。由于單片機(jī)面對(duì)的是測(cè)控對(duì)象，突出的是控制功能，所以它從功能和形態(tài)上來(lái)說(shuō)都是應(yīng)控制領(lǐng)域應(yīng)用的要求而誕生的。但是，在國(guó)內(nèi)單片機(jī)的叫法仍然有著普遍的意義。企業(yè)迫切需要大量熟練掌握單片機(jī)技術(shù)并能開(kāi)發(fā)、應(yīng)用和維護(hù)管理這些智能化產(chǎn)品的高級(jí)工程技術(shù)人才。對(duì)于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價(jià)格低。設(shè)計(jì)使用等精度頻率測(cè)量方法，完整的設(shè)計(jì)出基于FPGA/CPLD的頻率測(cè)量計(jì)，并完成調(diào)試。頻率信號(hào)抗干擾性強(qiáng)、易于傳輸 ,可以獲得較高的測(cè)量精度。隨著電子技術(shù)與計(jì)算機(jī)技術(shù)的發(fā)展，以單片機(jī)為核心的測(cè)量控制系統(tǒng)層出不窮，在被測(cè)信號(hào)中，較多的是模擬和數(shù)字開(kāi)關(guān)信號(hào)，而且還經(jīng)常遇到以頻率為參數(shù)的被測(cè)信號(hào)，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過(guò)參量—頻率轉(zhuǎn)換后的信號(hào)等。對(duì)高頻段和低頻段的劃分，會(huì)直接影響測(cè)量精度及速度。最終實(shí)現(xiàn)多功能數(shù)字頻率計(jì)的設(shè)計(jì)方案，根據(jù)頻率計(jì)的特點(diǎn)，可廣泛應(yīng)用于各種測(cè)試場(chǎng)所。在基礎(chǔ)理論和專(zhuān)業(yè)技術(shù)基礎(chǔ)上，通過(guò)對(duì)數(shù)字頻率計(jì)的設(shè)計(jì)，用十進(jìn)制數(shù)字來(lái)顯示被測(cè)信號(hào)頻率的測(cè)量裝置。EDA的仿真測(cè)試技術(shù)只需要通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點(diǎn)完成一系列準(zhǔn)確的測(cè)試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。 CPLD(復(fù)雜可編程邏輯器件)CPLD是一種新興的高密度大規(guī)?？删幊踢壿嬈骷哂虚T(mén)陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類(lèi)主要的可編程器件。在設(shè)計(jì)過(guò)程中，可根據(jù)需要隨時(shí)改變器件的基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)8內(nèi)部邏輯功能和管腳的信號(hào)方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計(jì)軟件，用戶不僅可通過(guò)直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)行躲在數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減少了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量及難度，同時(shí)，這種基于可編程芯片的設(shè)計(jì)大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。世界上得可編程邏輯器件供應(yīng)商（如Xilinx、Altera和Actel）可以為客戶提供各具特色的FPGA產(chǎn)品。無(wú)論是CPLD還是FPGA，都是依靠?jī)?nèi)部得邏輯塊實(shí)現(xiàn)設(shè)計(jì)功能。CPLD的內(nèi)部互連采用全局總線得方式，其主要特點(diǎn)是延時(shí)可預(yù)測(cè)。FPGA較小的邏輯單元結(jié)構(gòu)和豐富的寄存器資源決定了其更適用于復(fù)雜時(shí)序電路和數(shù)據(jù)處理系統(tǒng)（如通信傳輸和視頻處理）。頻率作為一種最基本的物理量，其測(cè)量問(wèn)題等同于時(shí)間測(cè)量問(wèn)題，因此頻率測(cè)量的意義更加顯然。而在直接測(cè)頻方法的基礎(chǔ)上發(fā)展起來(lái)的等精度測(cè)頻方法消除了計(jì)數(shù)所產(chǎn)生的誤差，實(shí)現(xiàn)了寬頻率范圍內(nèi)的高精度測(cè)量，但是他不能消除和降低標(biāo)準(zhǔn)頻率所引入的誤差。若閘門(mén)開(kāi)放時(shí)間為T(mén)，計(jì)數(shù)值為N，則被測(cè)頻率：F=N/T用這種頻率測(cè)量原理，對(duì)于頻率較低的被測(cè)信號(hào)來(lái)說(shuō)，存在著實(shí)時(shí)性和測(cè)量精度之間的矛盾。利用周期測(cè)量法在一定信號(hào)頻率范圍內(nèi)，通過(guò)調(diào)節(jié)分頻系數(shù) M，可以較好地解決精度與實(shí)時(shí)性的矛盾。 等精度測(cè)頻法等精度測(cè)頻的方法是：采用頻率準(zhǔn)確的高頻信號(hào)作為標(biāo)準(zhǔn)頻率信號(hào)，保證測(cè)量的閘門(mén)時(shí)間為被測(cè)信號(hào)的整數(shù)倍，并在閘門(mén)時(shí)間內(nèi)同時(shí)對(duì)標(biāo)準(zhǔn)信號(hào)脈沖和被測(cè)信號(hào)脈沖進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)整個(gè)頻率測(cè)量范圍內(nèi)的測(cè)量精度相等，當(dāng)標(biāo)準(zhǔn)信號(hào)很高，閘門(mén)時(shí)間足夠長(zhǎng)時(shí)，可實(shí)現(xiàn)高精度的頻率測(cè)量。當(dāng)門(mén)控信號(hào)為高電平時(shí)，被測(cè)信號(hào)的上沿通過(guò) D 觸發(fā)器的 Q 端同時(shí)啟動(dòng)計(jì)數(shù)器COUNT1 和 COUNT2。對(duì)標(biāo)準(zhǔn)頻率信號(hào)的計(jì)數(shù)值為Ns。(4)等精度測(cè)頻方法測(cè)量精度與預(yù)置門(mén)寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測(cè)信號(hào)的頻率無(wú)關(guān)。系統(tǒng)框圖如圖24所示。閘門(mén)開(kāi)時(shí)，矩形脈沖送到74LS393進(jìn)行計(jì)數(shù)。74LS393的最大計(jì)數(shù)速率可達(dá)50MHZ，與AT89C51組成24位的計(jì)數(shù)器，其最大計(jì)數(shù)值我為2 =16777215，分辨率大大提高?；?CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)14圖25 基于CPLD和單片機(jī)的頻率測(cè)量計(jì)的組成框圖 The block diagram of frequency measurement based on CPLD and SCMCPLD是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的大規(guī)?？删幊踢壿嬈骷?，隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，CPLD的時(shí)鐘延遲可達(dá)ns級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且CPLD和FPGA具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，具有可編程型和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)，有利于產(chǎn)品的研制和升級(jí)。由一片CPLD完成各種測(cè)試功能，對(duì)標(biāo)準(zhǔn)頻率和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時(shí)鐘電路。根據(jù)設(shè)計(jì)要求，測(cè)頻范圍為0100MHZ,單片機(jī)達(dá)不到此要求，故采用方案二—基于CPLD/FPGA和單片機(jī)的頻率測(cè)量計(jì)。用40MHZ的有源晶振作為CPLD的測(cè)試標(biāo)準(zhǔn)頻率。所有信號(hào)包括基準(zhǔn)頻率信號(hào)、被測(cè)信號(hào)以及自校輸入信號(hào)均可在AT89C51單片機(jī)的控制下送入CPLD芯片中，單片機(jī)將每次測(cè)試結(jié)果讀入內(nèi)存RAM中，經(jīng)運(yùn)算處理后，以十進(jìn)制的形式送到8位數(shù)碼管顯示電路顯示。 　　其引腳如圖所示：A,B,C,D,E,F,G,H 并行輸入端。當(dāng)時(shí)鐘禁止端 CLK2 為低電平時(shí)，充許時(shí)鐘輸入。HGFEABCD74LS165Q HC L KS / Lamp。P3. 5 為信號(hào)封所線，防止按鍵按下時(shí)的強(qiáng)電流對(duì)顯示造成影響。畢業(yè)設(shè)計(jì)（論文）19 顯示模塊 顯示電路設(shè)計(jì)測(cè)試結(jié)果輸出顯示模塊如圖 36 所示。P3. 1 為串行移位時(shí)鐘線。這樣單片機(jī)只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時(shí)，再發(fā)送新的字形碼，因此，使用這種方法單片機(jī)中 CPU 的開(kāi)銷(xiāo)小。基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)2074LS164 為 TTL 單向 8 位移位寄存器，可實(shí)現(xiàn)串行輸入，并行輸出。（第 9 腳）為復(fù)位端，當(dāng) =0 時(shí)，移位寄存器各位復(fù) 0，只有當(dāng) =1 時(shí)，時(shí)鐘CLRCLRCLR脈沖才起作用。a 各段對(duì)應(yīng)的引腳上。C ? Vcc 最高電壓：7V ? 輸入最高電壓：7V ? 最大輸出驅(qū)動(dòng)能力： ? 高電平：－ ? 低電平：8mA 電源模塊 整個(gè)電路的供電電源如圖 38 所示，220V 交流電經(jīng)變壓、整流、濾波后，由一片7805 三端穩(wěn)壓器向系統(tǒng)提供+5V 電壓信號(hào)。但這樣的電壓還隨時(shí)電網(wǎng)波動(dòng)（一般由 10%左右的波動(dòng)）負(fù)載和溫度的變化變化。變壓器將電網(wǎng) 220V 電壓變?yōu)?9V電壓，經(jīng)二極管橋式整流后，為 7~8V 的電壓送入 7805 的輸入端，電容 C5 和 C6 用來(lái)實(shí)現(xiàn)頻率補(bǔ)償，防止穩(wěn)壓器 7805 產(chǎn)生高頻自激和抑制電路引入的高頻干擾，C4 和 C7 是電解電容，以減少穩(wěn)壓電源輸出端由輸入電源引入得低頻干擾。176。 FC 72 2 0 0 181。其連線如圖所示。 F127 4 F 1 4T 1N P NV c cR 7R 8R 9R 1 4R 1 1R 1 2R 1 3C 4U 4U o圖 39 被測(cè)信號(hào)整形電路 Shaping circuit of the measured signal 施密特觸發(fā)器畢業(yè)設(shè)計(jì)（論文）23施密特觸發(fā)器具有以下特點(diǎn)：圖 310 施密特電路的傳輸特性 Transmission characteristic of the Schmidt circuit（1）施密特觸發(fā)屬于電平觸發(fā)，對(duì)于緩慢變化得信號(hào)仍然適用，當(dāng)輸入信號(hào)達(dá)到某一定電壓值時(shí)，輸出電壓會(huì)發(fā)生突變。 （2）幅度鑒別 （3）多諧振蕩器利用施密特觸發(fā)器也可以構(gòu)成多諧振蕩器。該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。主要特性：數(shù)據(jù)保留時(shí)間：10 年畢業(yè)設(shè)計(jì)（論文）2532 可編程 I/O 線低功耗的閑置和掉電模式當(dāng) P1 口的管腳第一次寫(xiě) 1 時(shí)，被定義為高阻輸入。P1 口管腳寫(xiě)入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。這是由于內(nèi)部上拉的緣故。 P3 口：P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門(mén)電流。RST：復(fù)位輸入。當(dāng)復(fù)位腳由高電平變?yōu)榈碗娖綍r(shí)，芯片為 ROM 的 00H 處開(kāi)始運(yùn)行程序。在 FLASH 編程期間，此引腳用于輸入編程脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。：外部程序存儲(chǔ)器的選通信號(hào)。注意加密方式 1 時(shí)， /VPP 將內(nèi)部鎖定為ARESET；當(dāng)/EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。在閑置模式下，CPU 停止工作。至于串口通信需要用到那些特殊功能寄存器呢，它們是 SCON，TCON，TMOD，SCON 等，各代表什么含義呢？SBUF：數(shù)據(jù)緩沖寄存器這是一個(gè)可以直接尋址的串行口專(zhuān)用寄存器。發(fā)送器則不需要用到雙緩沖，一般情況下我們?cè)趯?xiě)發(fā)送程序時(shí)也不必用到發(fā)送中斷去外理發(fā)送數(shù)據(jù)。 SCON：串行口控制寄存器通常在芯片或設(shè)備中為了監(jiān)視或控制接口狀態(tài)，都會(huì)引用到接口控制寄存器。它的各個(gè)位的具體定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RISM0、SM1 為串行口工作模式設(shè)置位，這樣兩位可以對(duì)應(yīng)進(jìn)行四種模式的設(shè)置。UART 為(Universal Asynchronous Receiver）的英文縮寫(xiě)。REM 是由軟件置位或清零。該位可以用軟件根據(jù)需要置位或清除，通常這位在通信協(xié)議中做奇偶位，在多處理機(jī)通信中這一位則用于表示是地址幀還是數(shù)據(jù)幀。在模式 1 中，當(dāng)SM2=0。該位可能是奇偶位，地址/ 數(shù)據(jù)標(biāo)識(shí)位。大家也可以用上面的實(shí)際源碼加入 REM=0 來(lái)進(jìn)行實(shí)驗(yàn)。在模式 0 中要求該位為 0。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變畢業(yè)設(shè)計(jì)（論文）29 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說(shuō)明最常用的模式 1，其它的模式也就一一略過(guò)，有興趣的朋友可以找相關(guān)的硬件資料查看。它的尋址地址是98H，是一個(gè)可以位尋址的寄存器，作用就是監(jiān)視和控制 51 芯片串行口的工作狀態(tài)。當(dāng)然你也可以用其它的名稱(chēng)?！睂?shí)際上 SBUF 包含了兩個(gè)獨(dú)立的寄存器，一個(gè)是發(fā)送寄存，另一個(gè)是接收寄存器，但它們都共同使用同一個(gè)尋址地址：99H。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。在芯片擦操作中，代碼陣列全被寫(xiě)“1”且在任何非空存儲(chǔ)基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)28字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。石晶振蕩和陶瓷振蕩均可采用。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 信號(hào)將不出現(xiàn)。另外，該引腳被略微拉高。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。常用的復(fù)位電路如圖 312 所示。在振蕩器運(yùn)行時(shí)，有兩個(gè)機(jī)器周期（24 個(gè)振蕩周期）以上的高電平圖 312 單片機(jī)復(fù)位電路 Reset circuit of SCM出現(xiàn)在此引腿時(shí)，將使單片機(jī)復(fù)位，只要這個(gè)腳保持高電平，51 芯片便循環(huán)復(fù)位。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ ILL）這是由于上拉的緣故。在給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)，P2口輸出其特殊功能寄存器的內(nèi)容。 P2 口：P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4個(gè) TTL 門(mén)電流，當(dāng) P2 口被寫(xiě)“1” 時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。在 FIASH 編程時(shí)，P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)，P0 輸出原碼，此時(shí) P0 外部必須被拉高。 GND：接地。5 個(gè)中斷源 三級(jí)程序存儲(chǔ)器鎖定4K 字節(jié)可編程閃爍存儲(chǔ)器 AT89C51 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。AT89C2051 是一