【正文】 5 邏輯表 ：基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)18圖34 74LS165 邏輯真值表 Logic Truth Table of 74LS165 鍵盤電路圖35為按鍵接口電路，因?yàn)榘存I數(shù)量較少，所以采用獨(dú)立式按鍵結(jié)構(gòu)。所謂靜態(tài)顯示，就是每一個(gè)顯示器都要占用單獨(dú)的具有鎖存功能的 I/O 接口用于筆劃段字形代碼。C~70176。 FC 60 . 1 181。單片機(jī)的可擦除只讀存儲(chǔ)器可以反復(fù)擦除 100 次?？删幊檀型ǖ繮2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。如采用外部時(shí)鐘源驅(qū)動(dòng)器件，XTAL2 應(yīng)不接。通常在標(biāo)準(zhǔn)的 或 等頭文件中已對(duì)其做了定義，只要用 include 引用就可以了。TB8：發(fā)送數(shù)據(jù)位 8，在模式 2 和 3 是要發(fā)送的第 9 位。REM： 為允許接收位，REM 置 1 時(shí)串口允許接收，置 0 時(shí)禁止接收。CPU 在讀 SBUF 時(shí)會(huì)指到接收寄存器，在寫時(shí)會(huì)指到發(fā)送寄存器，而且接收寄存器是雙緩沖寄存器，這樣可以避免接收中斷沒有及時(shí)的被響應(yīng)，數(shù)據(jù)沒有被取走，下一幀數(shù)據(jù)已到來(lái)，而造成的數(shù)據(jù)重疊問題。 XTAL2：來(lái)自反向振蕩器的輸出。ALE/ ：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位PROG字節(jié)。并因此作為輸入時(shí)，P2 口的管腳被外部拉低，將輸出電流。1288 位內(nèi)部 RAM作為整形電路時(shí)如果要求輸入與輸出同相，則可在集成施密特反相器后再加一級(jí)反相器?；?CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)22176。AT89C51 的 P3. 0 口為數(shù)據(jù)輸出線，數(shù)據(jù)經(jīng) 8 片串入并出74LS164 以串行方式送入 LED(數(shù)據(jù)從最右端串行移入)，每片 74LS164 驅(qū)動(dòng)一只LED。 　　CLOCK INHIBIT：時(shí)鐘禁止端。較好的利用了CPLD的高精度、高速等方面的有點(diǎn)。16位二進(jìn)制的最大計(jì)數(shù)值為2 1=65535,不能滿足精確測(cè)16量的要求，雖然可以通過(guò)軟件技術(shù)的方法來(lái)提高分辨率，但是AT89C51內(nèi)置計(jì)數(shù)器的計(jì)數(shù)速率受500KHZ(24MHZ)的限制，所以意義不大。設(shè)在一次門控時(shí)間Tpr中對(duì)被測(cè)信號(hào)計(jì)數(shù)值為Nx。閘門開啟時(shí)，計(jì)數(shù)器開始計(jì)數(shù)，閘門關(guān)閉，停止計(jì)數(shù)。從規(guī)模上看CLB只是一個(gè)邏輯單元，當(dāng)輸入端不夠用時(shí)，通常需要吧CLB進(jìn)行串行級(jí)連擴(kuò)展。然后利用EDA工具的邏輯綜合功能，把功能描述轉(zhuǎn)換為某一具體目標(biāo)芯片的網(wǎng)表文件，經(jīng)編程器下載到可編程目標(biāo)芯片中（如FPGA芯片），使該芯片能實(shí)現(xiàn)設(shè)計(jì)要求的功能。一般的數(shù)字頻率計(jì)本身無(wú)計(jì)算能力因而難以使用測(cè)周發(fā)，而用89c51單片機(jī)構(gòu)成的頻率計(jì)卻很容易做到這一點(diǎn)。同時(shí)隨著科學(xué)技術(shù)的發(fā)展，用戶對(duì)電子計(jì)數(shù)器也提出了新的要求。 單片機(jī)概論單片機(jī)是一個(gè)單芯片形態(tài)、面向控制對(duì)象的嵌入式應(yīng)用計(jì)算機(jī)系統(tǒng)。畢業(yè)設(shè)計(jì)（論文）3 EDA技術(shù)的發(fā)展及其應(yīng)用21世紀(jì)人類將全面進(jìn)入信息化社會(huì)對(duì)微電子信息技術(shù)和微電子VLSI基礎(chǔ)技術(shù)將不斷提出更高的發(fā)展要求，微電子技術(shù)仍將繼續(xù)是21世紀(jì)若干年代中最為重要的和最有活力的高科技領(lǐng)域之一。如果需要測(cè)量的幾個(gè)信號(hào)的頻率值相差很大，可以使用可調(diào)帶通濾波器或高通、低通濾波器依次測(cè)量每一個(gè)信號(hào)的頻率。準(zhǔn)確度指標(biāo)表明儀器的讀數(shù)接近實(shí)際信號(hào)頻率的程度；而分辨率指標(biāo)表明多么小的頻率變化可能在儀器上顯示出來(lái)。早期，設(shè)計(jì)師們追求的目標(biāo)主要是擴(kuò)展測(cè)量范圍，再加上提高測(cè)量精度、穩(wěn)定度等，這些也是人們衡量電子計(jì)算器的技術(shù)水平，決定電子計(jì)數(shù)器價(jià)格高低的主要依據(jù)。當(dāng)然，如果計(jì)數(shù)器的額定最高頻率為18gHZ，那么由于計(jì)數(shù)器電路不能工作在18gHZ以上，你甚至不能用它測(cè)量在20gHZ上0dbm的信號(hào)。例如：當(dāng)前出現(xiàn)的干擾信號(hào)比被測(cè)信號(hào)至少大6db時(shí)，計(jì)數(shù)器測(cè)得的是這個(gè)干擾信號(hào)，這就導(dǎo)致了錯(cuò)誤的測(cè)量結(jié)果。對(duì)于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價(jià)格低。CAD（Computer Aided Design）是EDA技術(shù)發(fā)展的早期階段。企業(yè)迫切需要大量熟練掌握單片機(jī)技術(shù)并能開發(fā)、應(yīng)用和維護(hù)管理這些智能化產(chǎn)品的高級(jí)工程技術(shù)人才。隨著電子技術(shù)與計(jì)算機(jī)技術(shù)的發(fā)展，以單片機(jī)為核心的測(cè)量控制系統(tǒng)層出不窮，在被測(cè)信號(hào)中，較多的是模擬和數(shù)字開關(guān)信號(hào)，而且還經(jīng)常遇到以頻率為參數(shù)的被測(cè)信號(hào)，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過(guò)參量—頻率轉(zhuǎn)換后的信號(hào)等。EDA的仿真測(cè)試技術(shù)只需要通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點(diǎn)完成一系列準(zhǔn)確的測(cè)試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。無(wú)論是CPLD還是FPGA，都是依靠?jī)?nèi)部得邏輯塊實(shí)現(xiàn)設(shè)計(jì)功能。而在直接測(cè)頻方法的基礎(chǔ)上發(fā)展起來(lái)的等精度測(cè)頻方法消除了計(jì)數(shù)所產(chǎn)生的誤差，實(shí)現(xiàn)了寬頻率范圍內(nèi)的高精度測(cè)量，但是他不能消除和降低標(biāo)準(zhǔn)頻率所引入的誤差。當(dāng)門控信號(hào)為高電平時(shí)，被測(cè)信號(hào)的上沿通過(guò) D 觸發(fā)器的 Q 端同時(shí)啟動(dòng)計(jì)數(shù)器COUNT1 和 COUNT2。閘門開時(shí)，矩形脈沖送到74LS393進(jìn)行計(jì)數(shù)。單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時(shí)鐘電路。 　　其引腳如圖所示：A,B,C,D,E,F,G,H 并行輸入端。畢業(yè)設(shè)計(jì)（論文）19 顯示模塊 顯示電路設(shè)計(jì)測(cè)試結(jié)果輸出顯示模塊如圖 36 所示。（第 9 腳）為復(fù)位端，當(dāng) =0 時(shí)，移位寄存器各位復(fù) 0，只有當(dāng) =1 時(shí)，時(shí)鐘CLRCLRCLR脈沖才起作用。變壓器將電網(wǎng) 220V 電壓變?yōu)?9V電壓，經(jīng)二極管橋式整流后，為 7~8V 的電壓送入 7805 的輸入端，電容 C5 和 C6 用來(lái)實(shí)現(xiàn)頻率補(bǔ)償，防止穩(wěn)壓器 7805 產(chǎn)生高頻自激和抑制電路引入的高頻干擾，C4 和 C7 是電解電容，以減少穩(wěn)壓電源輸出端由輸入電源引入得低頻干擾。 F127 4 F 1 4T 1N P NV c cR 7R 8R 9R 1 4R 1 1R 1 2R 1 3C 4U 4U o圖 39 被測(cè)信號(hào)整形電路 Shaping circuit of the measured signal 施密特觸發(fā)器畢業(yè)設(shè)計(jì)（論文）23施密特觸發(fā)器具有以下特點(diǎn)：圖 310 施密特電路的傳輸特性 Transmission characteristic of the Schmidt circuit（1）施密特觸發(fā)屬于電平觸發(fā)，對(duì)于緩慢變化得信號(hào)仍然適用，當(dāng)輸入信號(hào)達(dá)到某一定電壓值時(shí)，輸出電壓會(huì)發(fā)生突變。數(shù)據(jù)保留時(shí)間：10 年畢業(yè)設(shè)計(jì)（論文）25P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。當(dāng)復(fù)位腳由高電平變?yōu)榈碗娖綍r(shí)，芯片為 ROM 的 00H 處開始運(yùn)行程序。注意加密方式 1 時(shí)， /VPP 將內(nèi)部鎖定為ARESET；當(dāng)/EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。至于串口通信需要用到那些特殊功能寄存器呢，它們是 SCON，TCON，TMOD，SCON 等，各代表什么含義呢？SBUF：數(shù)據(jù)緩沖寄存器這是一個(gè)可以直接尋址的串行口專用寄存器。UART 為(Universal Asynchronous Receiver）的英文縮寫。該位可能是奇偶位，地址/ 數(shù)據(jù)標(biāo)識(shí)位。它的尋址地址是98H，是一個(gè)可以位尋址的寄存器，作用就是監(jiān)視和控制 51 芯片串行口的工作狀態(tài)。在芯片擦操作中，代碼陣列全被寫“1”且在任何非空存儲(chǔ)基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)28字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。另外，該引腳被略微拉高。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ ILL）這是由于上拉的緣故。 GND：接地。AT89C51 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。放大整形電路由 9018 和 74F14 等組成，其中 9018 組成放大電路將輸入為 FX 得周期信號(hào)如正弦波、三角波等進(jìn)行放大。電源變壓器時(shí)將交流電網(wǎng) 220V 的電壓變?yōu)樗枰弥担缓蠼?jīng)過(guò)整流電路將交流電壓變成脈動(dòng)的直流電壓。amp。( R X D ) P 3 . 0( T X D ) P 3 . 1P 3 . 5P 3 . 2AT69C511 01 11 21 5V C C3 K ? 4K 1 K 2 K 3 K 47 4 L S 0 87 4 L S 0 8C L K I N H1 51291 11 21 31 43456圖 35 鍵盤控制電路 Controlling circuit of keyboard每個(gè)按鍵各接一根輸入線，從而使一根線上按鍵的工作狀態(tài)不會(huì)影響其它線上的工作狀態(tài)。單片機(jī)由外接12MHZ標(biāo)準(zhǔn)晶振提供時(shí)鐘電路。一塊復(fù)雜的可編程邏輯器件CPLD（Complex Programmable Logic Device）芯片完成各種時(shí)序邏輯控制、計(jì)數(shù)功能。 方案設(shè)計(jì)設(shè)計(jì)中提出兩種方案分別是以單片機(jī)AT89C51單獨(dú)作為系統(tǒng)的核心單元以及CPLD和單片機(jī)相結(jié)合的系統(tǒng)。圖 22 周期測(cè)量原理圖 The schematic diagram of periodic measurement由此可見，對(duì)于傳統(tǒng)的頻率測(cè)量方法若是要達(dá)到高精度的要求，必須對(duì)被測(cè)信號(hào)分段測(cè)量，對(duì)于較低頻率采用周期測(cè)量法，對(duì)較高頻率采用頻率測(cè)量法。工程中很多測(cè)量，如用振蕩式方法測(cè)量力、時(shí)間測(cè)量、速度測(cè)量、速度控制等，都涉及到頻率測(cè)量，或可歸結(jié)為頻率測(cè)量。FPGA具有陣列型PLD器件得優(yōu)點(diǎn)，同時(shí)其結(jié)構(gòu)又類似掩?？删幊涕T陣列，因此與有更高的集成度和更強(qiáng)大的邏輯實(shí)現(xiàn)能力，使得設(shè)計(jì)更加靈活和容易實(shí)現(xiàn)。由于CPLD具有連續(xù)連接結(jié)構(gòu)，易于預(yù)測(cè)延時(shí)，使電路仿真會(huì)更加準(zhǔn)確，且編程方便，速度快，集成度高，價(jià)格低，從而系統(tǒng)研制周期大大縮短，產(chǎn)品性能價(jià)格比提高。（2） 標(biāo)準(zhǔn)頻率為40MHZ.頻率測(cè)量在科技研究和實(shí)際應(yīng)用中的作用日益重要。這些外圍電路及外設(shè)接口已經(jīng)突破了微型計(jì)算機(jī)（Microputer）傳統(tǒng)的體系結(jié)構(gòu)，所以更為確切反映單片機(jī)本質(zhì)的名稱應(yīng)是微控制器。原來(lái)需要成千上萬(wàn)只電子元器件組成的一臺(tái)計(jì)算機(jī)主扳或彩色電視機(jī)電路，而現(xiàn)在僅用幾片超大規(guī)模集成電路就可以代替，現(xiàn)代集成電路已經(jīng)能夠?qū)崿F(xiàn)單片電子系統(tǒng)SOC(System On a Chip)的功能。一些計(jì)數(shù)器可以測(cè)量脈沖參數(shù)，并提供類似于頻率分析儀的屏幕顯示；對(duì)這些功能具有不同功能不同規(guī)格的眾多儀器，我們應(yīng)該視測(cè)試需要正確地選擇，以達(dá)到最經(jīng)濟(jì)和最佳的應(yīng)用效果。好的恒溫槽溫度可以穩(wěn)定到零點(diǎn)幾度，這樣就可以保證在外部溫度變化時(shí)振蕩器的頻率變化相當(dāng)小。在測(cè)試通訊、微波器件或產(chǎn)品時(shí)，常常需要測(cè)量 頻率，通常這些都 是較復(fù)雜的信號(hào)，如含有復(fù)雜頻率成分、調(diào)制的或含有未知頻率分量的、頻率固定的或變化的、純凈的或疊加有干擾的等等。這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對(duì)于生產(chǎn)廠家來(lái)說(shuō)，還有許多工作要做，而不是表面看來(lái)似乎發(fā)展到頭了。為了提高儀器的測(cè)量準(zhǔn)確度和穩(wěn)定度，可以購(gòu)買一個(gè)具有小型恒溫槽的參考振蕩器作為時(shí)間基準(zhǔn)。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，微波頻率計(jì)都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。目前，在硅片單位面積上集成的晶體管數(shù)量越來(lái)越多，1978年推出的8086微處理器芯片集成的晶體管數(shù)是4萬(wàn)只，到2022年推出的Pentium4微處理器芯片的集成度達(dá)4200萬(wàn)只晶體管。隨著單片機(jī)技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對(duì)測(cè)控對(duì)象的接口電路，如ADC、DAC、高速I/O口、PWM、WDT等。主要參數(shù)：（1） 測(cè)頻范圍為0－100MHZ。本測(cè)頻系統(tǒng)的設(shè)計(jì)揚(yáng)棄了傳統(tǒng)的自下而上的數(shù)字電路設(shè)計(jì)方法，采用先進(jìn)的EDA技術(shù)及自上而下的設(shè)計(jì)，把資源豐富、控制靈活及良好人機(jī)對(duì)話功能的單片機(jī)和具有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場(chǎng)可編程的CPLD芯片完美的結(jié)合起來(lái)，實(shí)現(xiàn)了對(duì)0－100MHZ信號(hào)頻率的等精度測(cè)量。 FPGA（現(xiàn)場(chǎng)可編程門陣列）FPGA是一種可由用戶自定義并進(jìn)行配置得高密度專用集成電路。 頻率測(cè)量原理畢業(yè)設(shè)計(jì)（論文）9在電子測(cè)量技術(shù)中，頻率測(cè)量是最基本的測(cè)量之一。但是對(duì)于高頻信號(hào)，周期法就需要很大的分頻系數(shù) M，增加了硬件和軟件的復(fù)雜性，不宜采用。在預(yù)置門時(shí)一間和常規(guī)測(cè)頻閘門時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下，等精度測(cè)量法的測(cè)量精度在整個(gè)測(cè)量范圍內(nèi)保持恒定不變，而常規(guī)的直接測(cè)頻法 (在低頻時(shí)用測(cè)周法，高頻時(shí)用測(cè)頻法)，其精度會(huì)隨著被測(cè)信號(hào)頻率的下降而下降。采用單片機(jī)作為系統(tǒng)的主控部件，實(shí)現(xiàn)整個(gè)電路的測(cè)試信號(hào)控制、數(shù)據(jù)運(yùn)算和控制數(shù)碼管的顯示輸出等。電源部分采用220V交流電經(jīng)變壓、濾波、穩(wěn)壓后得到5V電壓供整個(gè)系統(tǒng)使用。amp。A T 8 9 C 5 1P 3 . 0 ( R X D )P 3 . 1 ( T X D )P 3 . 4QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V c c9 8 1 23 4 5 610111213QhQgQfQeQdQcQbQaBACLKCLRabcgfed5 k Ω 8V