【正文】 如果在一個(gè)電路中接收和發(fā)送引腳 , 都和上位機(jī)相連，在軟件上有串口中斷處理程序，當(dāng)要求在處理某個(gè)子程序時(shí)不允許串口被上位機(jī)來的控制字符產(chǎn)生中斷，那么可以在這個(gè)子程序的開始處加入 REM=0 來禁止接收，在子程序結(jié)束處加入 REM=1 再次打開串口接收。操作 SBUF 寄存器的方法則很簡單，只要把這個(gè) 99H 地址用關(guān)鍵字 sfr 定義為一個(gè)變量就可以對(duì)其進(jìn)行讀寫操作了，如 sfr SBUF = 0x99。該反向放大器可以配置為片內(nèi)振蕩器。在平時(shí)，ALE 端以不變的頻率畢業(yè)設(shè)計(jì)（論文）27周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2 口輸出地址的高八位。兩個(gè) 16 位定時(shí)器/計(jì)數(shù)器 單片機(jī)主控模塊 AT89C51單片機(jī)性能AT89C51 簡介：基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)24圖 311 AT89C51 的引腳排列圖 Arrange diagram of pins of AT89C51AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器 （FPEROM —Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機(jī)。T R A N S1432D 3C 4D 5 D 6穩(wěn)壓器 7 8 0 5123IOG+2 2 0 VU 1 4D 42 2 0 0 181。在給出了 8 個(gè)脈沖后，最先進(jìn)入 74LS164 的第一個(gè)數(shù)據(jù)到達(dá)了最高位，然后再來一個(gè)脈沖會(huì)有什么發(fā)生呢？再來一個(gè)脈沖，第一個(gè)脈沖就會(huì)從最高位移出，搞清了這一點(diǎn)，下面讓我們來看電路，8 片 7LS164 首尾相串，而時(shí)鐘端則接在一起，這樣，當(dāng)輸入 8 個(gè)脈沖時(shí)，從單片機(jī) RXD 端輸出的數(shù)據(jù)就進(jìn)入到了第一片74LS164 中了，而當(dāng)?shù)诙€(gè) 8 個(gè)脈沖到來后，這個(gè)數(shù)據(jù)就進(jìn)入了第二片 74LS164，而新的數(shù)據(jù)則進(jìn)入了第一片 74LS164，這樣，當(dāng)?shù)诎藗€(gè) 8 個(gè)脈沖完成后，首次送出的數(shù)據(jù)被送到了最左面的 74LS164 中，其他數(shù)據(jù)依次出現(xiàn)在第一、二、三、四、五、六、七、八片74LS164 中。P3. 4 為數(shù)據(jù)封鎖線。 　　SHIFT/LOAD：移位與置位控制端。畢業(yè)設(shè)計(jì)（論文）153 單元模塊設(shè)計(jì) 系統(tǒng)組成 系統(tǒng)組成框圖如圖31所示，由一片CPLD完成各種測(cè)試功能，對(duì)標(biāo)準(zhǔn)頻率和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。本電路24中沒有采用十進(jìn)制計(jì)數(shù)，應(yīng)為AT89C51內(nèi)置計(jì)數(shù)器只能進(jìn)行二進(jìn)制加法計(jì)數(shù)，計(jì)算結(jié)束后再進(jìn)行十進(jìn)制運(yùn)算，然后將結(jié)果送到顯示緩沖區(qū)進(jìn)行顯示。則:Fx/Nx=Fs/Ns(標(biāo)準(zhǔn)頻率和被測(cè)頻率的門寬時(shí)間Tpr完全相同)就可以得到被測(cè)信號(hào)的頻率值為:Fx=(Fs/Ns)*Nx 圖 23 等精度測(cè)頻原理示意圖 The schematic diagram of equal precision for frequency theory誤差分析如下:在一次測(cè)量中，由于Fx計(jì)數(shù)的起停時(shí)間都是由該信號(hào)的上升沿觸發(fā)的，在Tpr時(shí)間內(nèi)對(duì)Fx的計(jì)數(shù)Nx無誤差；在此時(shí)間內(nèi)Fs的計(jì)數(shù)Ns最多相差一個(gè)脈沖，即|△et|≤1，則下式成立:Fx/Nx=Fs/NsFxe/Nx=Fs/(Ns+△et)所以有:Fx= (Fs/Ns) *NxFxe=[Fs/(Ns+ △et)]*Nx基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)12根據(jù)相對(duì)誤差公式有:△Fxe/Fxe=lFxeFxl/Fxe代入整理得:△Fxe/Fxe=I△et|/Ns又因?yàn)?|△et |≤1所以: |△et |/NS≤1/Ns即: |﹠|=△Fxe/Fxe≤1/ Ns其中:Ns=Tpr*Fs由以上推導(dǎo)結(jié)果可得出下面結(jié)論:(1)相對(duì)測(cè)量誤差與頻率無關(guān)。例如若被測(cè)信號(hào)為10HZ，%，則最短閘門時(shí)間為： T=N/F=1000S這樣的測(cè)量周期根本是不可能接受的，可見頻率測(cè)量法不適宜用于低頻信號(hào)的測(cè)量。而FPGA使用分布式的內(nèi)部互連，內(nèi)部延時(shí)受系統(tǒng)布局的影響。可編程器件的最大特點(diǎn)是可通過軟件編程對(duì)器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)進(jìn)行設(shè)計(jì)調(diào)整而滿足產(chǎn)品升級(jí)。經(jīng)分析我們將f=1MHZ做為高頻，采用直接測(cè)頻法；將f=1HZ做為低頻，采基于 CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)6用測(cè)周期法。而對(duì)于中高檔產(chǎn)品，則要求有高分辨率，高精度，高穩(wěn)定度，高測(cè)量速率；除通常計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計(jì)分析功能，時(shí)域分析功能等等，或者包含電壓測(cè)量等其他功能。從此，計(jì)算機(jī)技術(shù)在兩個(gè)重要領(lǐng)域——通用計(jì)算機(jī)領(lǐng)域和嵌入式計(jì)算機(jī)領(lǐng)域都得到了極其重要的發(fā)展，并在深深地改變著我們的社會(huì)。伴隨IC技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation EDA)已經(jīng)逐漸成為重要設(shè)計(jì)手段，其廣泛用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 如果知道待測(cè)信號(hào)的大概頻率（a），就可以用濾波器抑制已知的干擾信號(hào)(b)，而在計(jì)數(shù)器量程之外的其他信號(hào)（c）或低電平信號(hào)(d)不會(huì)對(duì)待測(cè)信號(hào)的頻率測(cè)量產(chǎn)生干擾。高分辨畢業(yè)設(shè)計(jì)（論文）1率可以快速測(cè)出更小的漂移值和不穩(wěn)定值，但這時(shí)的讀數(shù)不能完全代表儀器的準(zhǔn)確度。應(yīng)用現(xiàn)代技術(shù)可以輕松地將電子計(jì)數(shù)器的測(cè)頻上限擴(kuò)展到微波頻段。 對(duì)靈敏度和準(zhǔn)確度的要求為了測(cè)量微波頻率， 頻率計(jì)必須在測(cè)量頻率點(diǎn)上有足夠的靈敏度，因?yàn)橛行﹥x器的實(shí)際性能比說明書給出的指標(biāo)要好些，這樣當(dāng)測(cè)量臨界信號(hào)時(shí)才可能有更多的靈活性。 微波計(jì)數(shù)器的使用如果要測(cè)量的信號(hào)中有噪聲、 諧波或寄生分量， 盡量不要使用微波計(jì)數(shù)器。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字頻率計(jì)都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。EDA是在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念來發(fā)展而來的。目前按單片機(jī)內(nèi)部數(shù)據(jù)通道的寬度，把它分為4位、8位、16位及32位單片機(jī)。MCS—51系列單片機(jī)具有體積小，功能強(qiáng)，性能價(jià)格比較高等特點(diǎn)，因此被廣泛應(yīng)用于工業(yè)控制和智能化儀器，儀表等領(lǐng)域。畢業(yè)設(shè)計(jì)（論文）72 設(shè)計(jì)理論基礎(chǔ)本部分介紹CPLD作設(shè)計(jì)的意義、頻率測(cè)量原理、等精度測(cè)量原理以及總體設(shè)計(jì)方案。目前主流的FPGA產(chǎn)品內(nèi)部連線一般采用分段互連型結(jié)構(gòu)，并且可重復(fù)編程。常用的測(cè)頻法和周期法在實(shí)際應(yīng)用中具有叫大的局限性，并且對(duì)被測(cè)信號(hào)的計(jì)數(shù)存在177。 COUNT1 和 COUNT2 是兩個(gè)可畢業(yè)設(shè)計(jì)（論文）11控計(jì)數(shù)器。與74LS08作為計(jì)數(shù)閘門，方波信號(hào)被送到與門的一個(gè)輸入端，與門的另一個(gè)輸入端連接1S門控信號(hào)，實(shí)際制作中連接單片機(jī)AT89C51的一個(gè)端口（）。被測(cè)信號(hào)整形主要對(duì)被測(cè)信號(hào)限幅、放大、在經(jīng)過整形后送入CPLD。 鍵控制模塊 串行輸出移位寄存器（74LS165）74L165 是并行輸入，串行輸出移位寄存器。4 鍵分別為開始功能鍵和 秒、1 秒、10 秒三個(gè)時(shí)間鍵。CLK（第 8 腳）為時(shí)鐘輸入端，可連接到串行口的 TXD 端。穩(wěn)壓電路的作用是當(dāng)電網(wǎng)電壓波動(dòng)、負(fù)載和溫度變化時(shí)，維持輸出直流電壓穩(wěn)定。U i1 M ΩD 2I N 4 0 0 5D 1I N 4 0 0 54 7 181。4K 字節(jié)可編程閃爍存儲(chǔ)器 在 FIASH 編程時(shí)，P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)，P0 輸出原碼，此時(shí) P0 外部必須被拉高。在振蕩器運(yùn)行時(shí)，有兩個(gè)機(jī)器周期（24 個(gè)振蕩周期）以上的高電平圖 312 單片機(jī)復(fù)位電路 Reset circuit of SCM出現(xiàn)在此引腿時(shí)，將使單片機(jī)復(fù)位，只要這個(gè)腳保持高電平，51 芯片便循環(huán)復(fù)位。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 信號(hào)將不出現(xiàn)。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變畢業(yè)設(shè)計(jì)（論文）29 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說明最常用的模式 1，其它的模式也就一一略過，有興趣的朋友可以找相關(guān)的硬件資料查看。在模式 1 中，當(dāng)SM2=0。它的各個(gè)位的具體定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RISM0、SM1 為串行口工作模式設(shè)置位，這樣兩位可以對(duì)應(yīng)進(jìn)行四種模式的設(shè)置。在閑置模式下，CPU 停止工作。：外部程序存儲(chǔ)器的選通信號(hào)。RST：復(fù)位輸入。當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。主要特性：其連線如圖所示。但這樣的電壓還隨時(shí)電網(wǎng)波動(dòng)（一般由 10%左右的波動(dòng)）負(fù)載和溫度的變化變化?；?CPLD 和單片機(jī)的頻率測(cè)量計(jì)的設(shè)計(jì)2074LS164 為 TTL 單向 8 位移位寄存器，可實(shí)現(xiàn)串行輸入，并行輸出。P3. 5 為信號(hào)封所線，防止按鍵按下時(shí)的強(qiáng)電流對(duì)顯示造成影響。所有信號(hào)包括基準(zhǔn)頻率信號(hào)、被測(cè)信號(hào)以及自校輸入信號(hào)均可在AT89C51單片機(jī)的控制下送入CPLD芯片中，單片機(jī)將每次測(cè)試結(jié)果讀入內(nèi)存RAM中，經(jīng)運(yùn)算處理后，以十進(jìn)制的形式送到8位數(shù)碼管顯示電路顯示。由一片CPLD完成各種測(cè)試功能，對(duì)標(biāo)準(zhǔn)頻率和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。系統(tǒng)框圖如圖24所示。 等精度測(cè)頻法等精度測(cè)頻的方法是：采用頻率準(zhǔn)確的高頻信號(hào)作為標(biāo)準(zhǔn)頻率信號(hào)，保證測(cè)量的閘門時(shí)間為被測(cè)信號(hào)的整數(shù)倍，并在閘門時(shí)間內(nèi)同時(shí)對(duì)標(biāo)準(zhǔn)信號(hào)脈沖和被測(cè)信號(hào)脈沖進(jìn)行計(jì)數(shù)，實(shí)現(xiàn)整個(gè)頻率測(cè)量范圍內(nèi)的測(cè)量精度相等，當(dāng)標(biāo)準(zhǔn)信號(hào)很高，閘門時(shí)間足夠長時(shí)，可實(shí)現(xiàn)高精度的頻率測(cè)量。頻率作為一種最基本的物理量，其測(cè)量問題等同于時(shí)間測(cè)量問題，因此頻率測(cè)量的意義更加顯然。世界上得可編程邏輯器件供應(yīng)商（如Xilinx、Altera和Actel）可以為客戶提供各具特色的FPGA產(chǎn)品。在基礎(chǔ)理論和專業(yè)技術(shù)基礎(chǔ)上，通過對(duì)數(shù)字頻率計(jì)的設(shè)計(jì)，用十進(jìn)制數(shù)字來顯示被測(cè)信號(hào)頻率的測(cè)量裝置。頻率信號(hào)抗干擾性強(qiáng)、易于傳輸 ,可以獲得較高的測(cè)量精度。但是，在國內(nèi)單片機(jī)的叫法仍然有著普遍的意義。EDA技術(shù)就是依靠功能強(qiáng)大的電子計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語言HDL(Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編輯、化簡、分割、綜合、優(yōu)化、和仿真直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC（Application Specific Integrated Circuit）芯片中實(shí)現(xiàn)既定的電子電路設(shè)計(jì)功能。企業(yè)迫切需要大量熟練掌握單片機(jī)技術(shù)并能開發(fā)、應(yīng)用和維護(hù)管理這些智能化產(chǎn)品的高級(jí)工程技術(shù)人才。通過使用銫束頻率標(biāo)準(zhǔn)或gps信號(hào)作為一個(gè)參考頻率源送入整個(gè)系統(tǒng)的所有儀器，可最大限度地提高頻率測(cè)量準(zhǔn)確度，這樣在測(cè)量儀器中就不需要有精確的時(shí)基而可以達(dá)到1012到1014的頻率測(cè)量準(zhǔn)確度，也就是說，可以達(dá)到比儀器最高分辨率高得多的頻率測(cè)量準(zhǔn)確度。微波計(jì)數(shù)器一般使用類型頻譜分析儀的分頻或混頻電路，另外還包含多個(gè)時(shí)間基準(zhǔn)、合成器、中頻放大器等。對(duì)于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價(jià)格低。大多數(shù)儀器使用的10mHZ參考振蕩器具有107或 108的頻率準(zhǔn)確度和穩(wěn)定度。在機(jī)動(dòng)車的防撞雷達(dá)和低功率通訊中繼站就需要這種性能的頻率計(jì)來測(cè)量。從計(jì)算機(jī)到手機(jī)，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設(shè)備，從工業(yè)自動(dòng)化到航天技術(shù)，都盡可能采用了數(shù)字電子技術(shù)。因此單片機(jī)早期的含義為單片微型計(jì)算機(jī)（Single chip microputer），直接譯為單片機(jī)，并一直沿用至今。CPLD是一類新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。以89C51單片機(jī)為控制器件的頻率測(cè)量方法，并用匯編語言進(jìn)行設(shè)計(jì)，采用單片機(jī)智能控制，結(jié)合外圍電子電路，得以高低頻率的精度測(cè)量。采用CPLD可編程器件，可利用計(jì)算機(jī)軟件的方式對(duì)目標(biāo)器件進(jìn)行設(shè)計(jì)，而以硬件的形式實(shí)現(xiàn)既定的系統(tǒng)功能。CPLD強(qiáng)大的邏輯功能使其更適用來設(shè)計(jì)復(fù)雜的組合邏輯電路和控制系統(tǒng)（如DMA控制和存儲(chǔ)器控制）。T=NTr/M計(jì)數(shù)值 N 和被測(cè)信號(hào)的周期成正比，N 反映了 M 個(gè)信號(hào)周期的平均值。(3)標(biāo)準(zhǔn)頻率誤差為△Fs/Fs，由于晶體的穩(wěn)定度很高，標(biāo)準(zhǔn)頻率誤差可以進(jìn)行校準(zhǔn)。采用高集成度、高精度的CPLD為實(shí)現(xiàn)高速、高精度的測(cè)頻提供了保證。被測(cè)信號(hào)整形電路主要對(duì)被測(cè)信號(hào)進(jìn)行限幅、放大、再經(jīng)施密特觸發(fā)器整形后送入CPLD。 　　74LS165 引腳定義 ： 圖 32 74LS165 引腳定義圖 Pins definition figure of 74LS165圖 33 74LS165 引腳封裝圖 Pins encapsulation figure of 74LS16574LS16