【正文】 如果在一個電路中接收和發(fā)送引腳 , 都和上位機相連，在軟件上有串口中斷處理程序，當(dāng)要求在處理某個子程序時不允許串口被上位機來的控制字符產(chǎn)生中斷，那么可以在這個子程序的開始處加入 REM=0 來禁止接收，在子程序結(jié)束處加入 REM=1 再次打開串口接收。操作 SBUF 寄存器的方法則很簡單，只要把這個 99H 地址用關(guān)鍵字 sfr 定義為一個變量就可以對其進行讀寫操作了，如 sfr SBUF = 0x99。該反向放大器可以配置為片內(nèi)振蕩器。在平時，ALE 端以不變的頻率畢業(yè)設(shè)計（論文）27周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。P2 口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時，P2 口輸出地址的高八位。兩個 16 位定時器/計數(shù)器 單片機主控模塊 AT89C51單片機性能AT89C51 簡介：基于 CPLD 和單片機的頻率測量計的設(shè)計24圖 311 AT89C51 的引腳排列圖 Arrange diagram of pins of AT89C51AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器 （FPEROM —Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。T R A N S1432D 3C 4D 5 D 6穩(wěn)壓器 7 8 0 5123IOG+2 2 0 VU 1 4D 42 2 0 0 181。在給出了 8 個脈沖后，最先進入 74LS164 的第一個數(shù)據(jù)到達了最高位，然后再來一個脈沖會有什么發(fā)生呢？再來一個脈沖，第一個脈沖就會從最高位移出，搞清了這一點，下面讓我們來看電路，8 片 7LS164 首尾相串，而時鐘端則接在一起，這樣，當(dāng)輸入 8 個脈沖時，從單片機 RXD 端輸出的數(shù)據(jù)就進入到了第一片74LS164 中了，而當(dāng)?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進入了第二片 74LS164，而新的數(shù)據(jù)則進入了第一片 74LS164，這樣，當(dāng)?shù)诎藗€ 8 個脈沖完成后，首次送出的數(shù)據(jù)被送到了最左面的 74LS164 中，其他數(shù)據(jù)依次出現(xiàn)在第一、二、三、四、五、六、七、八片74LS164 中。P3. 4 為數(shù)據(jù)封鎖線。 　　SHIFT/LOAD：移位與置位控制端。畢業(yè)設(shè)計（論文）153 單元模塊設(shè)計 系統(tǒng)組成 系統(tǒng)組成框圖如圖31所示，由一片CPLD完成各種測試功能，對標準頻率和被測信號進行計數(shù)。本電路24中沒有采用十進制計數(shù)，應(yīng)為AT89C51內(nèi)置計數(shù)器只能進行二進制加法計數(shù)，計算結(jié)束后再進行十進制運算，然后將結(jié)果送到顯示緩沖區(qū)進行顯示。則:Fx/Nx=Fs/Ns(標準頻率和被測頻率的門寬時間Tpr完全相同)就可以得到被測信號的頻率值為:Fx=(Fs/Ns)*Nx 圖 23 等精度測頻原理示意圖 The schematic diagram of equal precision for frequency theory誤差分析如下:在一次測量中，由于Fx計數(shù)的起停時間都是由該信號的上升沿觸發(fā)的，在Tpr時間內(nèi)對Fx的計數(shù)Nx無誤差；在此時間內(nèi)Fs的計數(shù)Ns最多相差一個脈沖，即|△et|≤1，則下式成立:Fx/Nx=Fs/NsFxe/Nx=Fs/(Ns+△et)所以有:Fx= (Fs/Ns) *NxFxe=[Fs/(Ns+ △et)]*Nx基于 CPLD 和單片機的頻率測量計的設(shè)計12根據(jù)相對誤差公式有:△Fxe/Fxe=lFxeFxl/Fxe代入整理得:△Fxe/Fxe=I△et|/Ns又因為:|△et |≤1所以: |△et |/NS≤1/Ns即: |﹠|=△Fxe/Fxe≤1/ Ns其中:Ns=Tpr*Fs由以上推導(dǎo)結(jié)果可得出下面結(jié)論:(1)相對測量誤差與頻率無關(guān)。例如若被測信號為10HZ，%，則最短閘門時間為： T=N/F=1000S這樣的測量周期根本是不可能接受的，可見頻率測量法不適宜用于低頻信號的測量。而FPGA使用分布式的內(nèi)部互連，內(nèi)部延時受系統(tǒng)布局的影響?？删幊唐骷淖畲筇攸c是可通過軟件編程對器件的結(jié)構(gòu)和工作方式進行重構(gòu)，能隨時進行設(shè)計調(diào)整而滿足產(chǎn)品升級。經(jīng)分析我們將f=1MHZ做為高頻，采用直接測頻法；將f=1HZ做為低頻，采基于 CPLD 和單片機的頻率測量計的設(shè)計6用測周期法。而對于中高檔產(chǎn)品，則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常計數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計分析功能，時域分析功能等等，或者包含電壓測量等其他功能。從此，計算機技術(shù)在兩個重要領(lǐng)域——通用計算機領(lǐng)域和嵌入式計算機領(lǐng)域都得到了極其重要的發(fā)展，并在深深地改變著我們的社會。伴隨IC技術(shù)的發(fā)展，電子設(shè)計自動化(Electronic Design Automation EDA)已經(jīng)逐漸成為重要設(shè)計手段，其廣泛用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 如果知道待測信號的大概頻率（a），就可以用濾波器抑制已知的干擾信號(b)，而在計數(shù)器量程之外的其他信號（c）或低電平信號(d)不會對待測信號的頻率測量產(chǎn)生干擾。高分辨畢業(yè)設(shè)計（論文）1率可以快速測出更小的漂移值和不穩(wěn)定值，但這時的讀數(shù)不能完全代表儀器的準確度。應(yīng)用現(xiàn)代技術(shù)可以輕松地將電子計數(shù)器的測頻上限擴展到微波頻段。 對靈敏度和準確度的要求為了測量微波頻率， 頻率計必須在測量頻率點上有足夠的靈敏度，因為有些儀器的實際性能比說明書給出的指標要好些，這樣當(dāng)測量臨界信號時才可能有更多的靈活性。 微波計數(shù)器的使用如果要測量的信號中有噪聲、 諧波或寄生分量， 盡量不要使用微波計數(shù)器。由于微電子技術(shù)和計算機技術(shù)的發(fā)展，數(shù)字頻率計都在不斷地進步著，靈敏度不斷提高，頻率范圍不斷擴大，功能不斷地增加。EDA是在20世紀90年代初從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念來發(fā)展而來的。目前按單片機內(nèi)部數(shù)據(jù)通道的寬度，把它分為4位、8位、16位及32位單片機。MCS—51系列單片機具有體積小，功能強，性能價格比較高等特點，因此被廣泛應(yīng)用于工業(yè)控制和智能化儀器，儀表等領(lǐng)域。畢業(yè)設(shè)計（論文）72 設(shè)計理論基礎(chǔ)本部分介紹CPLD作設(shè)計的意義、頻率測量原理、等精度測量原理以及總體設(shè)計方案。目前主流的FPGA產(chǎn)品內(nèi)部連線一般采用分段互連型結(jié)構(gòu)，并且可重復(fù)編程。常用的測頻法和周期法在實際應(yīng)用中具有叫大的局限性，并且對被測信號的計數(shù)存在177。 COUNT1 和 COUNT2 是兩個可畢業(yè)設(shè)計（論文）11控計數(shù)器。與74LS08作為計數(shù)閘門，方波信號被送到與門的一個輸入端，與門的另一個輸入端連接1S門控信號，實際制作中連接單片機AT89C51的一個端口（）。被測信號整形主要對被測信號限幅、放大、在經(jīng)過整形后送入CPLD。 鍵控制模塊 串行輸出移位寄存器（74LS165）74L165 是并行輸入，串行輸出移位寄存器。4 鍵分別為開始功能鍵和 秒、1 秒、10 秒三個時間鍵。CLK（第 8 腳）為時鐘輸入端，可連接到串行口的 TXD 端。穩(wěn)壓電路的作用是當(dāng)電網(wǎng)電壓波動、負載和溫度變化時，維持輸出直流電壓穩(wěn)定。U i1 M ΩD 2I N 4 0 0 5D 1I N 4 0 0 54 7 181。4K 字節(jié)可編程閃爍存儲器 在 FIASH 編程時，P0 口作為原碼輸入口，當(dāng) FIASH 進行校驗時，P0 輸出原碼，此時 P0 外部必須被拉高。在振蕩器運行時，有兩個機器周期（24 個振蕩周期）以上的高電平圖 312 單片機復(fù)位電路 Reset circuit of SCM出現(xiàn)在此引腿時，將使單片機復(fù)位，只要這個腳保持高電平，51 芯片便循環(huán)復(fù)位。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 信號將不出現(xiàn)。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復(fù)位為止。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變畢業(yè)設(shè)計（論文）29 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說明最常用的模式 1，其它的模式也就一一略過，有興趣的朋友可以找相關(guān)的硬件資料查看。在模式 1 中，當(dāng)SM2=0。它的各個位的具體定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RISM0、SM1 為串行口工作模式設(shè)置位，這樣兩位可以對應(yīng)進行四種模式的設(shè)置。在閑置模式下，CPU 停止工作。：外部程序存儲器的選通信號。RST：復(fù)位輸入。當(dāng) P1 口的管腳第一次寫 1 時，被定義為高阻輸入。主要特性：其連線如圖所示。但這樣的電壓還隨時電網(wǎng)波動（一般由 10%左右的波動）負載和溫度的變化變化?；?CPLD 和單片機的頻率測量計的設(shè)計2074LS164 為 TTL 單向 8 位移位寄存器，可實現(xiàn)串行輸入，并行輸出。P3. 5 為信號封所線，防止按鍵按下時的強電流對顯示造成影響。所有信號包括基準頻率信號、被測信號以及自校輸入信號均可在AT89C51單片機的控制下送入CPLD芯片中，單片機將每次測試結(jié)果讀入內(nèi)存RAM中，經(jīng)運算處理后，以十進制的形式送到8位數(shù)碼管顯示電路顯示。由一片CPLD完成各種測試功能，對標準頻率和被測信號進行計數(shù)。系統(tǒng)框圖如圖24所示。 等精度測頻法等精度測頻的方法是：采用頻率準確的高頻信號作為標準頻率信號，保證測量的閘門時間為被測信號的整數(shù)倍，并在閘門時間內(nèi)同時對標準信號脈沖和被測信號脈沖進行計數(shù)，實現(xiàn)整個頻率測量范圍內(nèi)的測量精度相等，當(dāng)標準信號很高，閘門時間足夠長時，可實現(xiàn)高精度的頻率測量。頻率作為一種最基本的物理量，其測量問題等同于時間測量問題，因此頻率測量的意義更加顯然。世界上得可編程邏輯器件供應(yīng)商（如Xilinx、Altera和Actel）可以為客戶提供各具特色的FPGA產(chǎn)品。在基礎(chǔ)理論和專業(yè)技術(shù)基礎(chǔ)上，通過對數(shù)字頻率計的設(shè)計，用十進制數(shù)字來顯示被測信號頻率的測量裝置。頻率信號抗干擾性強、易于傳輸 ,可以獲得較高的測量精度。但是，在國內(nèi)單片機的叫法仍然有著普遍的意義。EDA技術(shù)就是依靠功能強大的電子計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL(Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編輯、化簡、分割、綜合、優(yōu)化、和仿真直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC（Application Specific Integrated Circuit）芯片中實現(xiàn)既定的電子電路設(shè)計功能。企業(yè)迫切需要大量熟練掌握單片機技術(shù)并能開發(fā)、應(yīng)用和維護管理這些智能化產(chǎn)品的高級工程技術(shù)人才。通過使用銫束頻率標準或gps信號作為一個參考頻率源送入整個系統(tǒng)的所有儀器，可最大限度地提高頻率測量準確度，這樣在測量儀器中就不需要有精確的時基而可以達到1012到1014的頻率測量準確度，也就是說，可以達到比儀器最高分辨率高得多的頻率測量準確度。微波計數(shù)器一般使用類型頻譜分析儀的分頻或混頻電路，另外還包含多個時間基準、合成器、中頻放大器等。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價格低。大多數(shù)儀器使用的10mHZ參考振蕩器具有107或 108的頻率準確度和穩(wěn)定度。在機動車的防撞雷達和低功率通訊中繼站就需要這種性能的頻率計來測量。從計算機到手機，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設(shè)備，從工業(yè)自動化到航天技術(shù)，都盡可能采用了數(shù)字電子技術(shù)。因此單片機早期的含義為單片微型計算機（Single chip microputer），直接譯為單片機，并一直沿用至今。CPLD是一類新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。以89C51單片機為控制器件的頻率測量方法，并用匯編語言進行設(shè)計，采用單片機智能控制，結(jié)合外圍電子電路，得以高低頻率的精度測量。采用CPLD可編程器件，可利用計算機軟件的方式對目標器件進行設(shè)計，而以硬件的形式實現(xiàn)既定的系統(tǒng)功能。CPLD強大的邏輯功能使其更適用來設(shè)計復(fù)雜的組合邏輯電路和控制系統(tǒng)（如DMA控制和存儲器控制）。T=NTr/M計數(shù)值 N 和被測信號的周期成正比，N 反映了 M 個信號周期的平均值。(3)標準頻率誤差為△Fs/Fs，由于晶體的穩(wěn)定度很高，標準頻率誤差可以進行校準。采用高集成度、高精度的CPLD為實現(xiàn)高速、高精度的測頻提供了保證。被測信號整形電路主要對被測信號進行限幅、放大、再經(jīng)施密特觸發(fā)器整形后送入CPLD。 　　74LS165 引腳定義 ： 圖 32 74LS165 引腳定義圖 Pins definition figure of 74LS165圖 33 74LS165 引腳封裝圖 Pins encapsulation figure of 74LS16574LS16