【正文】 電路 Reset circuit of SCM出現(xiàn)在此引腿時，將使單片機復位，只要這個腳保持高電平，51 芯片便循環(huán)復位。在給出地址“1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內容。在 FIASH 編程時，P0 口作為原碼輸入口，當 FIASH 進行校驗時，P0 輸出原碼，此時 P0 外部必須被拉高。5 個中斷源 4K 字節(jié)可編程閃爍存儲器 AT89C2051 是一種帶 2K 字節(jié)閃爍可編程可擦除只讀存儲器的單片機。U i1 M ΩD 2I N 4 0 0 5D 1I N 4 0 0 54 7 181。 F+C 50 . 1 181。穩(wěn)壓電路的作用是當電網(wǎng)電壓波動、負載和溫度變化時，維持輸出直流電壓穩(wěn)定。 74LS164(串入并出移位寄存器)74ls164 是一個串入并出的 8 位移位寄存器，他常用于單片機系統(tǒng)中，下面介紹一下這個元件的基本知識．74LS164 引腳圖如下：圖 37 74LS164 引腳圖 Pin data of 74LS164簡述：? 串行輸入帶鎖存 ? 時鐘輸入,串行輸入帶緩沖 ? 異步清除 畢業(yè)設計（論文）21? 最高時鐘頻率可高達 36MHZ ? 功耗：10mW/bit ? 74 系列工作溫度： 0176。CLK（第 8 腳）為時鐘輸入端，可連接到串行口的 TXD 端。在單片機應用系統(tǒng)中，顯示器顯示常用兩種方法：靜態(tài)顯示和動態(tài)掃描顯示。4 鍵分別為開始功能鍵和 秒、1 秒、10 秒三個時間鍵。SER：擴展多個 74LS165 的首尾連接端。 鍵控制模塊 串行輸出移位寄存器（74LS165）74L165 是并行輸入，串行輸出移位寄存器。單片機對整個測試系統(tǒng)進行控制，包括對鍵盤信號的讀入與處理；對CPLD測量過程的控制、測量結果數(shù)據(jù)的處理；最后將測量結果送LED顯示輸出。被測信號整形主要對被測信號限幅、放大、在經過整形后送入CPLD。 基于CPLD/FPGA和單片機相結合的方案在快速測量的要求下，要保證較高精度的測頻，必須采用較高的標準頻率信號；而單片機受本身時鐘頻率和若干指令運算的限制，測頻速度較慢，無法滿足高速、高精度的要求。與74LS08作為計數(shù)閘門，方波信號被送到與門的一個輸入端，與門的另一個輸入端連接1S門控信號，實際制作中連接單片機AT89C51的一個端口（）。(2)增大 Tpr或提高Fs，可以增大Ns，減少測量誤差，提高測量精度。 COUNT1 和 COUNT2 是兩個可畢業(yè)設計（論文）11控計數(shù)器?；?CPLD 和單片機的頻率測量計的設計10 周期測量周期測量原理和頻率測量原理基本結構是一樣的，只是把晶振和被測信號位置互換一下。常用的測頻法和周期法在實際應用中具有叫大的局限性，并且對被測信號的計數(shù)存在177。CPLD和FPGA機構上的區(qū)別決定了兩種器件使用于不同的數(shù)字系統(tǒng)。目前主流的FPGA產品內部連線一般采用分段互連型結構，并且可重復編程。使得硬件的設計可以如軟件設計一樣方便快捷，從而改變了傳統(tǒng)數(shù)字及用單片機構成的數(shù)字系統(tǒng)的設計方法、設計過程及設計觀念，使電子設計的技術操作和系統(tǒng)構成在整體上發(fā)生了質的飛躍。畢業(yè)設計（論文）72 設計理論基礎本部分介紹CPLD作設計的意義、頻率測量原理、等精度測量原理以及總體設計方案。為了提高測量精度，我們又對高低頻再進行分段。MCS—51系列單片機具有體積小，功能強，性能價格比較高等特點，因此被廣泛應用于工業(yè)控制和智能化儀器，儀表等領域。 頻率計的設計內容和意義設計內容：本設計屬于典型的EDA設計。目前按單片機內部數(shù)據(jù)通道的寬度，把它分為4位、8位、16位及32位單片機。所謂單片機，即把組成微型計算機的各個功能部件，如中央處理器CPU、隨即存儲器RAM、只讀存儲器ROM、輸入、輸出接口電路、定時器、計數(shù)器以及串行通信接口等集成在一塊芯片中，構成一個完整的微型計算機。EDA是在20世紀90年代初從計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念來發(fā)展而來的。20世紀末，數(shù)字電子技術得到了飛速發(fā)展，有力地推動和促進了社會生產力的發(fā)展和社會信息化的提高，數(shù)字電子技術的應用已經滲透到人類生活的各個方面。由于微電子技術和計算機技術的發(fā)展，數(shù)字頻率計都在不斷地進步著，靈敏度不斷提高，頻率范圍不斷擴大，功能不斷地增加?；?CPLD 和單片機的頻率測量計的設計2圖11在某些特殊的測試場合，可能需要其它附件，比如用一個射頻放大器來放大低電平的信號，或通過一個外接的混頻器來測量超出計數(shù)器測量范圍的頻率，當然，有些計數(shù)器能夠直接測量100gHZ以上的頻率。 微波計數(shù)器的使用如果要測量的信號中有噪聲、 諧波或寄生分量， 盡量不要使用微波計數(shù)器。 測量儀器的準確度的選擇儀器的頻率測量準確度取決于時基。 對靈敏度和準確度的要求為了測量微波頻率， 頻率計必須在測量頻率點上有足夠的靈敏度，因為有些儀器的實際性能比說明書給出的指標要好些，這樣當測量臨界信號時才可能有更多的靈活性。 隨著科學技術的發(fā)展，用戶對電子計數(shù)器也提出了新的要求。應用現(xiàn)代技術可以輕松地將電子計數(shù)器的測頻上限擴展到微波頻段。雖然所有的微波計數(shù)器都是用來完成計數(shù)任務的，但制造廠家都有各自的一套復雜的計數(shù)器的設計、使得不同型號的 計數(shù)器性能和價格會有所差別，因此需要根據(jù)其附加特性或價格來慎重選擇。高分辨畢業(yè)設計（論文）1率可以快速測出更小的漂移值和不穩(wěn)定值，但這時的讀數(shù)不能完全代表儀器的準確度?？赡苡绊懹嫈?shù)器選擇和應用的還有另外幾個值得考慮的特性，如：采樣時間、測量速度和跟蹤速度，這些特性可能影響測量結果的準確及對結果的及時處理。 如果知道待測信號的大概頻率（a），就可以用濾波器抑制已知的干擾信號(b)，而在計數(shù)器量程之外的其他信號（c）或低電平信號(d)不會對待測信號的頻率測量產生干擾。單片機以體積小、功能強、可靠性高、性能價格比高等特點，已成為實現(xiàn)工業(yè)生產技術進步和開發(fā)機電一體化和智能化測控產品的重要手段。伴隨IC技術的發(fā)展，電子設計自動化(Electronic Design Automation EDA)已經逐漸成為重要設計手段，其廣泛用于模擬與數(shù)字電路系統(tǒng)等許多領域。EDA技術使得電子電路設計者的工作僅限于利用硬件描述語言和EDA軟件平臺來完成對系統(tǒng)硬件功能的實現(xiàn)極大地提高了設計效率縮短了設計周期節(jié)省了設計成本。從此，計算機技術在兩個重要領域——通用計算機領域和嵌入式計算機領域都得到了極其重要的發(fā)展，并在深深地改變著我們的社會。我們已經把單片機理解為一個單芯片行動的微控制器，它是一個典型的嵌入式應用計算機系統(tǒng)。而對于中高檔產品，則要求有高分辨率，高精度，高穩(wěn)定度，高測量速率；除通常計數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計分析功能，時域分析功能等等，或者包含電壓測量等其他功能。同時 ,頻 AT89C51 單片機和相關硬軟件實現(xiàn)。經分析我們將f=1MHZ做為高頻，采用直接測頻法；將f=1HZ做為低頻，采基于 CPLD 和單片機的頻率測量計的設計6用測周期法。以精確迅速的特點測量信號頻率，在本設計在實踐理論上鍛煉提高了自己的綜合運用知識水平，為以后的開發(fā)及科研工作打下基礎?？删幊唐骷淖畲筇攸c是可通過軟件編程對器件的結構和工作方式進行重構，能隨時進行設計調整而滿足產品升級。因此對FPGA而言有著不同得分類方法，一般可根據(jù)互聯(lián)結構和編程特性對FPGA進行分類。而FPGA使用分布式的內部互連，內部延時受系統(tǒng)布局的影響。頻率測量的方法有多種，其中電子計數(shù)器測量頻率具有精度高、使用方便、測量迅速以及便于實現(xiàn)測量過程的自動化等優(yōu)點，是頻率測量的重要手段之一。例如若被測信號為10HZ，%，則最短閘門時間為： T=N/F=1000S這樣的測量周期根本是不可能接受的，可見頻率測量法不適宜用于低頻信號的測量。等精度測頻原理示意圖如圖 23 所示圖 23 中的門控信號是可預置的寬度為 Tpr 的脈沖。則:Fx/Nx=Fs/Ns(標準頻率和被測頻率的門寬時間Tpr完全相同)就可以得到被測信號的頻率值為:Fx=(Fs/Ns)*Nx 圖 23 等精度測頻原理示意圖 The schematic diagram of equal precision for frequency theory誤差分析如下:在一次測量中，由于Fx計數(shù)的起停時間都是由該信號的上升沿觸發(fā)的，在Tpr時間內對Fx的計數(shù)Nx無誤差；在此時間內Fs的計數(shù)Ns最多相差一個脈沖，即|△et|≤1，則下式成立:Fx/Nx=Fs/NsFxe/Nx=Fs/(Ns+△et)所以有:Fx= (Fs/Ns) *NxFxe=[Fs/(Ns+ △et)]*Nx基于 CPLD 和單片機的頻率測量計的設計12根據(jù)相對誤差公式有:△Fxe/Fxe=lFxeFxl/Fxe代入整理得:△Fxe/Fxe=I△et|/Ns又因為:|△et |≤1所以: |△et |/NS≤1/Ns即: |﹠|=△Fxe/Fxe≤1/ Ns其中:Ns=Tpr*Fs由以上推導結果可得出下面結論:(1)相對測量誤差與頻率無關。畢業(yè)設計（論文）13圖24 基于單片機的頻率測量計組成框圖 block diagram of frequency measurement based on SCM前置放大器完成信號放大、電平平移的任務，被側的交流信號D被放大、平移成脈沖直流信號E,再經74HC14施密特反相器整形成矩形脈沖。本電路24中沒有采用十進制計數(shù)，應為AT89C51內置計數(shù)器只能進行二進制加法計數(shù)，計算結束后再進行十進制運算，然后將結果送到顯示緩沖區(qū)進行顯示。單片機對整個測試系統(tǒng)進行控制，包括對CPLD測量過程的控制、測量結果數(shù)據(jù)的處理、鍵控制信號的讀入與處理；最后將測量結果送LED顯示。畢業(yè)設計（論文）153 單元模塊設計 系統(tǒng)組成 系統(tǒng)組成框圖如圖31所示，由一片CPLD完成各種測試功能，對標準頻率和被測信號進行計數(shù)。鍵盤控制命令通過一片74LS165并入串出移位寄存器讀入單片機，實現(xiàn)開始功能、預置門時間控制功能等。 　　SHIFT/LOAD：移位與置位控制端。按鍵的消抖用軟件延時的方法實現(xiàn)。P3. 4 為數(shù)據(jù)封鎖線。其中 A、B（第 2腳）為串行數(shù)據(jù)輸入端，2 個引腳按邏輯與運算規(guī)律輸入信號，共一個輸入信號時可并接。在給出了 8 個脈沖后，最先進入 74LS164 的第一個數(shù)據(jù)到達了最高位，然后再來一個脈沖會有什么發(fā)生呢？再來一個脈沖，第一個脈沖就會從最高位移出，搞清了這一點，下面讓我們來看電路，8 片 7LS164 首尾相串，而時鐘端則接在一起，這樣，當輸入 8 個脈沖時，從單片機 RXD 端輸出的數(shù)據(jù)就進入到了第一片74LS164 中了，而當?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進入了第二片 74LS164，而新的數(shù)據(jù)則進入了第一片 74LS164，這樣，當?shù)诎藗€ 8 個脈沖完成后，首次送出的數(shù)據(jù)被送到了最左面的 74LS164 中，其他數(shù)據(jù)依次出現(xiàn)在第一、二、三、四、五、六、七、八片74LS164 中。因而再整流、濾波電路之后，還需接穩(wěn)壓電路。T R A N S1432D 3C 4D 5 D 6穩(wěn)壓器 7 8 0 5123IOG+2 2 0 VU 1 4D 42 2 0 0 181。待測信號經過時，由 DD2 兩個二極管進行限幅，以免電壓過大而燒毀，信號經過 9018 進行放大，由 74F14 對其進行整形，產生出得波形為標準方波，方便 CPLD 進行計數(shù)。 單片機主控模塊 AT89C51單片機性能AT89C51 簡介：基于 CPLD 和單片機的頻率測量計的設計24圖 311 AT89C51 的引腳排列圖 Arrange diagram of pins of AT89C51AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器 （FPEROM —Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。與 MCS51 兼容 兩個 16 位定時器/計數(shù)器P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時，P2 口輸出地址的高八位。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。在平時，ALE 端以不變的頻率畢業(yè)設計（論文）27周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。在由外部程序存儲器取指期間，每個機器周PSEN期兩次 有效。該反向放大器可以配置為片內振蕩器。但 RAM，定時器，計數(shù)器，串口和中斷系統(tǒng)仍在工作。操作 SBUF 寄存器的方法則很簡單，只要把這個 99H 地址用關鍵字 sfr 定義為一個變量就可以對其進行讀寫操作了，如 sfr SBUF = 0x99。串行口工作模式設置。如果在一個電路中接收和發(fā)送引腳 , 都和上位機相連，在軟件上有串口中斷處理程序，當要求在處理某個子程序時不允許串口被上位機來的控制字符產生中斷，那么可以在這個子程序的開始處加入 REM=0 來禁止接收，在子程序結束處加入 REM=1 再次打開串