【正文】 由于此脈動的直流電壓還含有較大的紋波，必須經(jīng)過濾波電路加以濾除，從而得到平滑的直流電壓?；?CPLD 和單片機(jī)的頻率測量計的設(shè)計22176。74F14 施密特觸發(fā)器對放大器得輸出信號進(jìn)行整形，使之稱為矩形脈沖。作為整形電路時如果要求輸入與輸出同相，則可在集成施密特反相器后再加一級反相器。外形及引腳排列如圖 311 所示。1288 位內(nèi)部 RAM P0 口：P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流?；?CPLD 和單片機(jī)的頻率測量計的設(shè)計26P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示：口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） （外部中斷 0）0INT （外部中斷 1）1 T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） （外部數(shù)據(jù)存儲器寫選通）WR （外部數(shù)據(jù)存儲器讀選通）DP3 口同時為閃爍編程和編程校驗接收一些控制信號。ALE/ ：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位PROG字節(jié)。如果微處理器在外部執(zhí)行狀態(tài) ALE禁止，置位無效。 XTAL2：來自反向振蕩器的輸出。此外，AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。CPU 在讀 SBUF 時會指到接收寄存器，在寫時會指到發(fā)送寄存器，而且接收寄存器是雙緩沖寄存器，這樣可以避免接收中斷沒有及時的被響應(yīng)，數(shù)據(jù)沒有被取走，下一幀數(shù)據(jù)已到來，而造成的數(shù)據(jù)重疊問題。51 芯片的串口可以工作在幾個不同的工作模式下，其工作模式的設(shè)置就是使用 SCON 寄存器。REM： 為允許接收位，REM 置 1 時串口允許接收，置 0 時禁止接收。在模式 0 中，RB8 為保留位沒有被使用。TB8：發(fā)送數(shù)據(jù)位 8，在模式 2 和 3 是要發(fā)送的第 9 位。表中的 fosc 代表振蕩器的頻率，也就是晶振的頻率。通常在標(biāo)準(zhǔn)的 或 等頭文件中已對其做了定義，只要用 include 引用就可以了。串口通訊：單片機(jī)的結(jié)構(gòu)和特殊寄存器，這是你編寫軟件的關(guān)鍵。如采用外部時鐘源驅(qū)動器件，XTAL2 應(yīng)不接。PSEN /VPP：當(dāng) /VPP 保持低電平時，則在此期間外部程序存儲器（0000HAFFFFH），不管是否有內(nèi)部程序存儲器。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。復(fù)位后 P0－P3 口均置 1 引腳表現(xiàn)為高電平，程序計數(shù)器和特殊功能寄存器 SFR 全部清零。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P1 口：P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖器能接收輸出4TTL 門電流?？删幊檀型ǖ缐勖?000 寫/擦循環(huán)單片機(jī)的可擦除只讀存儲器可以反復(fù)擦除 100 次。 F7 4 K Ω3 9 K Ω1 0 K Ω4 7 K Ω1 0 K Ω1 K Ω1 0 0 181。 FC 60 . 1 181。選用輸出電壓固定為+5V 的三端集成穩(wěn)壓器 7805。C~70176。每一個時鐘信號的上升沿加到CLK 端時，移位寄存器移一位，8 個時鐘脈沖過后，8 位二進(jìn)制數(shù)全部移入 74LS164 中。所謂靜態(tài)顯示，就是每一個顯示器都要占用單獨(dú)的具有鎖存功能的 I/O 接口用于筆劃段字形代碼。74LS165 的 4 個 I/O 口通過 3K 的電阻接高電平，當(dāng)掃描到某一位為低電平時表示有按鍵按下。 　　74LS165 引腳定義 ： 圖 32 74LS165 引腳定義圖 Pins definition figure of 74LS165圖 33 74LS165 引腳封裝圖 Pins encapsulation figure of 74LS16574LS165 邏輯表 ：基于 CPLD 和單片機(jī)的頻率測量計的設(shè)計18圖34 74LS165 邏輯真值表 Logic Truth Table of 74LS165 鍵盤電路圖35為按鍵接口電路，因為按鍵數(shù)量較少，所以采用獨(dú)立式按鍵結(jié)構(gòu)。80C51 單片機(jī)內(nèi)部的串行口在方式 0 工作狀態(tài)下,使用移位寄存器芯片可以擴(kuò)展一個或多個 8 位并行 I/O 口。被測信號整形電路主要對被測信號進(jìn)行限幅、放大、再經(jīng)施密特觸發(fā)器整形后送入CPLD。CPLD的標(biāo)準(zhǔn)測試頻率為40MHZ。采用高集成度、高精度的CPLD為實(shí)現(xiàn)高速、高精度的測頻提供了保證。低電平時閘門關(guān)閉。(3)標(biāo)準(zhǔn)頻率誤差為△Fs/Fs，由于晶體的穩(wěn)定度很高，標(biāo)準(zhǔn)頻率誤差可以進(jìn)行校準(zhǔn)。標(biāo)準(zhǔn)頻率信號從 COUNT1 的時鐘輸入端 CLK 輸入，其頻率為 Fs；經(jīng)整形后的被測信號從 COUNT2 的時鐘輸入端 CLK 輸入，設(shè)其實(shí)際頻率為 Fxe，測量頻率為Fx。T=NTr/M計數(shù)值 N 和被測信號的周期成正比，N 反映了 M 個信號周期的平均值。1一個字的誤差。CPLD強(qiáng)大的邏輯功能使其更適用來設(shè)計復(fù)雜的組合邏輯電路和控制系統(tǒng)（如DMA控制和存儲器控制）。 FPGA和CPLD的選擇CPLD和FPGA再邏輯功能塊和內(nèi)部互連方面存在區(qū)別，兩種器件各有優(yōu)點(diǎn)和缺點(diǎn)，適用于不同得場合。采用CPLD可編程器件，可利用計算機(jī)軟件的方式對目標(biāo)器件進(jìn)行設(shè)計，而以硬件的形式實(shí)現(xiàn)既定的系統(tǒng)功能。 CPLD/FPGA 設(shè)計意義 EDAEDA（電子設(shè)計自動化）技術(shù)以計算機(jī)為工具，在EDA軟件平臺上，對以超高速硬件描述語言（VHDL）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動的完成邏輯編譯、邏輯化簡、邏輯綜合及優(yōu)化、邏輯仿真，直至對特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。以89C51單片機(jī)為控制器件的頻率測量方法，并用匯編語言進(jìn)行設(shè)計，采用單片機(jī)智能控制，結(jié)合外圍電子電路，得以高低頻率的精度測量。我們研制的頻率計以89c51單片機(jī)為核心，具有性能優(yōu)良，精度高，可靠性好等特點(diǎn)。CPLD是一類新興的高密度大規(guī)?？删幊踢壿嬈骷?，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。單片微型計算機(jī)技術(shù)迅速發(fā)展，由單片機(jī)技術(shù)開發(fā)的計數(shù)設(shè)備和產(chǎn)品廣泛應(yīng)用到各個領(lǐng)域，單片機(jī)技術(shù)產(chǎn)品和設(shè)備促進(jìn)了生產(chǎn)技術(shù)水平的提高。因此單片機(jī)早期的含義為單片微型計算機(jī)（Single chip microputer），直接譯為單片機(jī)，并一直沿用至今。一般把EDA技術(shù)的發(fā)展分為CAD、CAE、和EDA三個階段。從計算機(jī)到手機(jī)，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設(shè)備，從工業(yè)自動化到航天技術(shù)，都盡可能采用了數(shù)字電子技術(shù)。同時隨著科學(xué)技術(shù)的發(fā)展，用戶對電子計數(shù)器也提出了新的要求。在機(jī)動車的防撞雷達(dá)和低功率通訊中繼站就需要這種性能的頻率計來測量。在選擇測量儀器之前必須了解待測信號的所有特性， 附非肯定待測信號是純凈（無噪聲干擾）、平穩(wěn)、單一頻率成分，否則應(yīng)該在制訂測試方案前用頻譜分析儀先觀測待測信號中的干擾信號及噪聲電平，然后看計數(shù)器的性能是否能允許這些干擾并仍能成功地完成頻率的測量。大多數(shù)儀器使用的10mHZ參考振蕩器具有107或 108的頻率準(zhǔn)確度和穩(wěn)定度。例如，微波計數(shù)器說明書給出在20gHZ時靈敏度為25dbm，那么完全可以成功地用來測量該頻率點(diǎn)上30dbm的信號。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價格低。目前這些基本技術(shù)日臻完善，成熟。微波計數(shù)器一般使用類型頻譜分析儀的分頻或混頻電路，另外還包含多個時間基準(zhǔn)、合成器、中頻放大器等。假如需要在15gHZ有1HZ的分辨率，儀器必須至少顯示11位數(shù)。通過使用銫束頻率標(biāo)準(zhǔn)或gps信號作為一個參考頻率源送入整個系統(tǒng)的所有儀器，可最大限度地提高頻率測量準(zhǔn)確度，這樣在測量儀器中就不需要有精確的時基而可以達(dá)到1012到1014的頻率測量準(zhǔn)確度，也就是說，可以達(dá)到比儀器最高分辨率高得多的頻率測量準(zhǔn)確度。這樣可以避免一直占用頻譜分析儀，因為頻譜儀的價格可能是那些附件價格的10～20 倍。企業(yè)迫切需要大量熟練掌握單片機(jī)技術(shù)并能開發(fā)、應(yīng)用和維護(hù)管理這些智能化產(chǎn)品的高級工程技術(shù)人才。而集成電路(IC)技術(shù)在微電子領(lǐng)域占有重要的地位。EDA技術(shù)就是依靠功能強(qiáng)大的電子計算機(jī)，在EDA工具軟件平臺上，對以硬件描述語言HDL(Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編輯、化簡、分割、綜合、優(yōu)化、和仿真直至下載到可編程邏輯器件CPLD/FPGA或?qū)Ｓ眉呻娐稟SIC（Application Specific Integrated Circuit）芯片中實(shí)現(xiàn)既定的電子電路設(shè)計功能。它得出現(xiàn)使計算機(jī)從通用型數(shù)值計算領(lǐng)域進(jìn)入到智能化的控制領(lǐng)域。但是，在國內(nèi)單片機(jī)的叫法仍然有著普遍的意義。對于低檔產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性高，價格低。頻率信號抗干擾性強(qiáng)、易于傳輸 ,可以獲得較高的測量精度。對高頻段和低頻段的劃分，會直接影響測量精度及速度。在基礎(chǔ)理論和專業(yè)技術(shù)基礎(chǔ)上，通過對數(shù)字頻率計的設(shè)計，用十進(jìn)制數(shù)字來顯示被測信號頻率的測量裝置。 CPLD(復(fù)雜可編程邏輯器件)CPLD是一種新興的高密度大規(guī)模可編程邏輯器件，它具有門陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。世界上得可編程邏輯器件供應(yīng)商（如Xilinx、Altera和Actel）可以為客戶提供各具特色的FPGA產(chǎn)品。CPLD的內(nèi)部互連采用全局總線得方式，其主要特點(diǎn)是延時可預(yù)測。頻率作為一種最基本的物理量，其測量問題等同于時間測量問題，因此頻率測量的意義更加顯然。若閘門開放時間為T，計數(shù)值為N，則被測頻率：F=N/T用這種頻率測量原理，對于頻率較低的被測信號來說，存在著實(shí)時性和測量精度之間的矛盾。 等精度測頻法等精度測頻的方法是：采用頻率準(zhǔn)確的高頻信號作為標(biāo)準(zhǔn)頻率信號，保證測量的閘門時間為被測信號的整數(shù)倍，并在閘門時間內(nèi)同時對標(biāo)準(zhǔn)信號脈沖和被測信號脈沖進(jìn)行計數(shù)，實(shí)現(xiàn)整個頻率測量范圍內(nèi)的測量精度相等，當(dāng)標(biāo)準(zhǔn)信號很高，閘門時間足夠長時，可實(shí)現(xiàn)高精度的頻率測量。對標(biāo)準(zhǔn)頻率信號的計數(shù)值為Ns。系統(tǒng)框圖如圖24所示。74LS393的最大計數(shù)速率可達(dá)50MHZ，與AT89C51組成24位的計數(shù)器，其最大計數(shù)值我為2 =16777215，分辨率大大提高。由一片CPLD完成各種測試功能，對標(biāo)準(zhǔn)頻率和被測信號進(jìn)行計數(shù)。根據(jù)設(shè)計要求，測頻范圍為0100MHZ,單片機(jī)達(dá)不到此要求，故采用方案二—基于CPLD/FPGA和單片機(jī)的頻率測量計。所有信號包括基準(zhǔn)頻率信號、被測信號以及自校輸入信號均可在AT89C51單片機(jī)的控制下送入CPLD芯片中，單片機(jī)將每次測試結(jié)果讀入內(nèi)存RAM中，經(jīng)運(yùn)算處理后，以十進(jìn)制的形式送到8位數(shù)碼管顯示電路顯示。當(dāng)時鐘禁止端 CLK2 為低電平時，充許時鐘輸入。P3. 5 為信號封所線，防止按鍵按下時的強(qiáng)電流對顯示造成影響。P3. 1 為串行移位時鐘線?；?CPLD 和單片機(jī)的頻率測量計的設(shè)計2074LS164 為 TTL 單向 8 位移位寄存器，可實(shí)現(xiàn)串行輸入，并行輸出。a 各段對應(yīng)的引腳上。但這樣的電壓還隨時電網(wǎng)波動（一般由 10%左右的波動）負(fù)載和溫度的變化變化。176。其連線如圖所示。 （2）幅度鑒別 （3）多諧振蕩器利用施密特觸發(fā)器也可以構(gòu)成多諧振蕩器。主要特性：32 可編程 I/O 線當(dāng) P1 口的管腳第一次寫 1 時，被定義為高阻輸入。這是由于內(nèi)部上拉的緣故。RST：復(fù)位輸入。在 FLASH 編程期間，此引腳用于輸入編程脈沖。：外部程序存儲器的選通信號。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。在閑置模式下，CPU 停止工作。發(fā)送器則不需要用到雙緩沖，一般情況下我們在寫發(fā)送程序時也不必用到發(fā)送中斷去外理發(fā)送數(shù)據(jù)。它的各個位的具體定義如下： SM0 SM1 SM2 REN TB8 RB8 TI RISM0、SM1 為串行口工作模式設(shè)置位，這樣兩位可以對應(yīng)進(jìn)行四種模式的設(shè)置。REM 是由軟件置位或清零。在模式 1 中，當(dāng)SM2=0。大家也可以用上面的實(shí)際源碼加入 REM=0 來進(jìn)行實(shí)驗。 SM0 SM1 模式 功能 波特率 0 0 0 同步移位寄存器 fosc/12 0 1 1 8 位 UART 可變畢業(yè)設(shè)計（論文）29 1 0 2 9 位 UART fosc/32 或 fosc/64 1 1 3 9 位 UART 可變 在這里只說明最常用的模式 1，其它的模式也就一一略過，有興趣的朋友可以找相關(guān)的硬件資料查看。當(dāng)然你也可以用其它的名稱。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復(fù)位為止。石晶振蕩和陶瓷振蕩均可采用。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 信號將不出現(xiàn)。因此它可用作對外部輸出的脈沖或用于定時目的。在振蕩器運(yùn)行時，有兩個機(jī)器周期（24 個振蕩周期）以上的高電平圖 312 單片機(jī)復(fù)位