【正文】 原理圖中 AM29LV800 的連接如下圖 37 所示。 FLASH模塊的地址總線和 Avalone總線的地址總線互連的時(shí)候需要考慮地址對(duì)齊的問(wèn)題 : FLASH模塊的A0到 A18應(yīng)該對(duì)用到 Avalone總線上的 A1到 A19。 1A 1 52A 1 43A 1 34A 1 25A 1 16A 1 07A98A89NC10NC11W E 12R E S E T 13NC14NC15R Y / B Y 16A 1 817A 1 718A719A620A521A422A323A224A125A026C E 27V s s28O E 29DQ030DQ831DQ132DQ933DQ234D Q 1 035DQ336D Q 1 137V c c38DQ439D Q 1 240DQ541D Q 1 342DQ643D Q 1 444DQ745D Q 1 5/ A 146V s s47B Y T E 48A 1 6S t a nd a r d T S O P 圖 35 AM29LV800 引腳外形 引腳定義如下所示： A0— A18： 19 位的地址 DQ0— DQ14： 15 位的數(shù)據(jù)輸入輸出 DQ15/A1： DQ15(數(shù)據(jù)輸入輸出，字方式下 ) /A1(最低有效位的輸入，字節(jié)方式下 ) BYTE ： 選 擇 字 模 式 或 字 節(jié) 模 式 圖 36 AM29LV800B 引腳 定義 CE：片選 1 OE：輸出使能 28 RESET：復(fù)位 RY/BY：準(zhǔn)備就緒狀態(tài) /忙狀態(tài) Vcc： 單電源供電 Vss：地 NC： 無(wú)用引腳 AM29LV800 總線操作 如下頁(yè)表 37 所示。 AM29LV800B 要求單電源， 的電源供電來(lái)完成讀寫、編程和擦除等操作，AM29LV800B 可以用標(biāo)準(zhǔn)的 EPROM 編程器來(lái)編程和擦除（ AM29LV800B 工作方式詳細(xì)信息請(qǐng)參見(jiàn)附 2 中文翻譯）。 AM29LV800B 有四種封裝形式 48FBGA 封裝 ,44 腳 SO 封裝， 48 腳 TSOP 封裝和 KGD 形式的封裝。 原理圖中 IDT71V016 的連接如下圖 34 所示。使用兩片IDT71V016S 組合成 32 位的 SRAM 模塊，直接連接到 FPGA 上（參考原理圖）。尤其是其控制總線以及數(shù)據(jù)總線和地址總線得寬度，可以直接指定為符合片外模塊控制邏輯的要求的形式，非常明顯的體現(xiàn)出了 SOPC 系統(tǒng)的特色。 與傳統(tǒng)的三總線結(jié)構(gòu)類似， Avalone 總線具有邏輯上的三總線的功能。 表 36 IDT71V016 的總線操作 CS OE WE BLE BHE I/O0— I/O7 I/O8— I/O15 功能 H X X X X 高阻 高阻 未選中 — 空閑 L L H L H 輸出 高阻 低字節(jié)讀取 L L H H L 高阻 輸出 高字節(jié)讀取 L L H L L 數(shù)據(jù)輸出 輸出 字讀取 L X L L L 輸入 輸入 字寫入 L X L L H 輸入 高阻 低字節(jié)寫入 L X L H L 高阻 輸入 高字節(jié)寫入 L H H X X 高阻 高阻 輸出無(wú)效 L X X H H 高阻 高阻 輸出無(wú)效 引腳外形如下圖 33 所示： 25 1A42A33A24A15A06C S 7I / O 08I / O 19I / O 210I / O 311V d d12V s s13I / O 414I / O 515I / O 616I / O 717W E 18A 1 519A 1 420A 1 321A 1 222NC23NC24A 1 125A 1 026A927A828NC29I / O 830I / O 931I / O 1032I / O 1133V d d34V s s35I / O 1236I / O 1337I / O 1438I / O 1539B L E 40B H E 41O E 42A743A644A5S O 44 1S O 44 2S O J / T S O P 圖 33 IDT71V016 引腳外形 引腳定義如下所示： A0— A15： 16 位的地址 I/O0— I/O15： 16 位的數(shù)據(jù) CS：片選 WE：寫使能 OE：輸出使能 BHE：高字節(jié)使能 BLE：低字節(jié)使能 Vdd：電源 Vss：地 IDT71V016 的電路設(shè)計(jì) Avalone 總線是 Nios CPU 專用的片內(nèi)總線，用于整合 Nios CPU 內(nèi)核與 Nios CPU 的外設(shè)。 IDT71V016 有兩種標(biāo)準(zhǔn)的 JEDEC 封裝： 44 腳的 SOJ 封裝和 44 腳的 TSOP 封裝。 IDT71V016所有的輸入和輸出引腳都是 LVTTL 電平的，其操作都只需要 的單電源供電。 IDT 先進(jìn)的工藝，還有創(chuàng)造性的電路設(shè)計(jì)，為我們提供了 一種解決高速存儲(chǔ)需要的途徑。 圖 32 開(kāi)發(fā)板上原理圖中 EPCS1 的連接 SRAM： IDT71V016 的特性和電路設(shè)計(jì) 24 器件特性 IDT71V016 有如下特性： ? 64k 16 位超高速 CMOS 靜態(tài) SRAM ? 商業(yè)用（ 0℃到 70℃）和工業(yè)用（ 40℃到 85℃）兩種 ? 與時(shí)鐘周期相等的存取時(shí)間：商業(yè)用 15ns 工業(yè)用 20ns ? 一個(gè)片選端和一個(gè)輸出使能端 ? 雙向的輸入和輸出與 LVTTL 相符 ? 通過(guò)未選中芯片實(shí)現(xiàn)低電源功耗 ? 低字節(jié)和高字節(jié)使能引腳 ? 單電源 供電 ? 44 腳的 SOJ 封裝和 44 腳的 TSOP 封裝 IDT71V016 工作方式 IDT71V016 是一種高速靜態(tài)的 SRAM，其容量為 1048576Bit(64k 16 位 )。 ASDI 5 輸入 主動(dòng)串行數(shù)據(jù)輸入信號(hào)，用于向串行配置器件傳送數(shù)據(jù)，接收編程輸入到串行配置器件的數(shù)據(jù)，在 DCLK 的上升沿鎖存數(shù)據(jù) DCLK 6 輸入 串行數(shù)據(jù)時(shí)鐘輸入信號(hào)，由 Cyclone 器件提供，用于串行接口定時(shí)。 表 35 串行配置器件引腳說(shuō)明 引腳名稱 引腳號(hào) 引腳類型 說(shuō)明 nCS 1 輸入 低電平有效片選輸入信號(hào)，在有效指令的開(kāi)始和結(jié)束時(shí)改變，高電平時(shí)不選中器件， DATA 信號(hào)處于三態(tài)；低電平時(shí)選中器件，器件進(jìn)入活動(dòng)方式。 Cyclone 器件配置文件容量和使用的串行配置器件如表 34 所示。串行配置器件有如下特性： ? 串行配置 Cyclone 器件的 1Mb (EPCS1)和 4Mb (EPCS4)存儲(chǔ)器件 ? 低成本、低引腳數(shù)和非易失性存儲(chǔ)器 ? 配置電流小，等待狀態(tài)電流接近零， 工作 ? 易于使用的 4 引腳接口， 8 引腳小輪廓集成電路（ SOIC）封裝 ? 允許 Nios 處理器通過(guò)主動(dòng)串行（ AS）存儲(chǔ)器接口存取未用的 Flash 存儲(chǔ)器 ? 多于 10 萬(wàn)次擦除 /編程的可編程存儲(chǔ)器 ? 支持 ByteBlater2 下載電纜編程 ? 支持 Altera 編程單元（ AUP）編程和 BP Microsystems 及其他供應(yīng)商的編程硬件 ? 軟件設(shè)計(jì)支持 Altera QuartusⅡ 開(kāi)發(fā)系統(tǒng) ? 提供存儲(chǔ)器陣列擦除（所有位設(shè)置為 1） 串行配置器件用來(lái)配置 Cyclone 器件，不能配置其他已有的器件系列。 串行配置器件 ： EPCS1/EPCS4 基于 SRAM 的 Cyclone 器件在每次系統(tǒng)初始化或需要更新配置時(shí)必須重新裝配數(shù)據(jù)。配置成功后， Cyclone 器件釋放 CONF_DONE 引腳，允許外部 10k 歐姆電阻將其上拉到高電平。 Cyclone 器件在 AS 配置方式配置期間控制 CONF_DONE 和 nSTATUS 引 腳。通過(guò)下載電纜編程的串行配置器件用 AS 配置方式對(duì) Cyclone 器件進(jìn)行配置的連接如圖 31 所示。 表 33 配置數(shù)據(jù)源 MSEL[1..0] 配置電路 數(shù)據(jù)源 00 主動(dòng)串行（ AS） 低成本串行配置器件 EPCS1 或 EPCS4 01 被動(dòng)串行 (PS) EPC2 配置器件、 MasterBlaster/ByteBlasterMV下載電纜或串行數(shù)據(jù)源 10 或者 11 JTAG MasterBlaster/ByteBlasterMV 下載電纜或微處理器， Jam 或 JBC 文件 配置完成以后， Cyclone 器件將會(huì)初始化所有的寄存器和 I/O 接口，然后進(jìn)入用戶模式下，執(zhí)行用戶設(shè)計(jì)文件。在用戶模式下把這兩個(gè)腳固定起來(lái)并不會(huì)影響器件操作。標(biāo)準(zhǔn)的測(cè)試和編程 Jam 語(yǔ)言（ STAPL） 可以通過(guò) MSEL1 和 MSEL0 兩個(gè)引腳的電平高低來(lái)選 擇 Cyclone 器件的配置方式，見(jiàn)表 33。下載電纜 智能主機(jī)（微處理器） 增強(qiáng)型的配置器件（ EPC EPC8 或者 EPC16） 表 32 Cyclone 配置方式 配置方式 配置需求描述 主動(dòng)串行方式 除此之外， Cyclone 器件還可以接收壓縮數(shù)據(jù)流，并且實(shí)時(shí)的解壓縮這些數(shù)據(jù)以減少配置所需空間的大小，縮短配置所需的時(shí)間。 Cyclone 器件 的直流工作條件見(jiàn) 附 3。 Cyclone 器件的絕對(duì)最大額度定值見(jiàn)附 3。 各引腳的定義見(jiàn)附 3。 特性和封裝 Cyclone 器件具有如下特性，如表 31 所示。下面詳細(xì)的介紹主要組件。 圖 23 Nios 嵌入式開(kāi)發(fā)板原理圖 印制電路板 PCB 圖如下圖 24 所示。 （ 10） JTAG 連接 JTAG 插座直接與 Cyclone 器件的專用 JTAG 引腳相聯(lián)（ TCK、 TDI、 TDO 和 TMS）， Quartus 軟件可以通過(guò) ByteBlasterⅡ下載電纜用新的硬件映像直接配置 Cyclone 器件， Nios 嵌入式處理器調(diào)試程序也可以通過(guò)連接到插座的 電纜訪問(wèn) Nios 片內(nèi)調(diào)試模塊 OCI。 電源用于所有 Cyclone 器件 I/O 引腳的電源，也用于 FLASH 和 SRAM 等 供電的器件。 SOPC Builder 主動(dòng)串行存儲(chǔ)器接口組件允許微處理器系統(tǒng)訪問(wèn)串行配置存儲(chǔ)器。 （ 8）串行配置器件 串行配置器件是具有串行接口的 Flash 存儲(chǔ)器件，可以存儲(chǔ) Cyclone 器件的配置數(shù)據(jù)并在上電或重新配置時(shí)將配置數(shù)據(jù)重新裝入到 Cyclone 器件。 （ 7）按鈕開(kāi)關(guān) Nios 開(kāi)發(fā)板上有五個(gè)按鈕開(kāi)關(guān)，其中四個(gè)為普通按鍵開(kāi)關(guān)，每個(gè)開(kāi)關(guān)一端通過(guò)下拉電阻接地，同時(shí)這一 18 端還要通過(guò)帶史密特觸發(fā)的反向器連接到 FPGA 的通用 I/O 引腳，以實(shí)現(xiàn)消抖功能，另一端直接接 電源，當(dāng)開(kāi)關(guān)按下時(shí) FPGA 引腳輸入高電平。 （ 5）擴(kuò)展插座 在 Nios 開(kāi)發(fā)板上有兩個(gè) 96 針的歐式插座 396 作為 FPGA 用戶 I/O 引腳的擴(kuò)展插座。 兩個(gè) FPGA 邏輯端口能夠傳送所有的 RS232 信號(hào)，設(shè)計(jì)時(shí)可以只使用需要的信號(hào)，例如 RXD（接收數(shù)據(jù)）和 TXD（發(fā)送數(shù)據(jù)）。 （ 4） RS232 串行口插座 Nios 開(kāi)發(fā)板上有兩個(gè)標(biāo)準(zhǔn)的 9 針串行口插座，用連接到串行口的標(biāo)準(zhǔn) 9 針串行電纜實(shí)現(xiàn)與主計(jì)算機(jī)的串行通信。 （ 3）雙 SRAM 器件 Nios 開(kāi)發(fā)板上有兩個(gè) 64k 16 位的異步 SRAM 器件 IDT71V016S，它們和 FPGA 器件相連作為 Nios 嵌入式處理器的通用存儲(chǔ)器使用，兩個(gè) 16 位器件可以構(gòu)成 32 位存儲(chǔ)器，預(yù)裝的 Nios 參考設(shè)計(jì)把 SRAM 器件作為連續(xù)的 128k 16 位零等待主存儲(chǔ)器。 表 21 Cyclone EP1C6Q240C8 器件特性 特性 數(shù)目 邏輯單元數(shù) 5980 M4K RAM 塊數(shù) 20 總 RAM 位數(shù) 92160 鎖相環(huán)個(gè)數(shù) 2 用戶 I/O 引腳數(shù) 185 Cyclone 器件有兩種配置方法： ? 使用運(yùn)行在主機(jī)算計(jì)上的 QuartusⅡ軟件，通過(guò)連接到 JTAG 插座的 Altera 下載電纜直接配置Cyclone 器件 ? 通過(guò)主動(dòng)串行配置器件 EPCS1/EPCS4 配置 Cyclone 器件