freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于fpga的嵌入式edk開(kāi)發(fā)技術(shù)(參考版)

2024-11-12 06:25本頁(yè)面
  

【正文】 選中并拖拽至系統(tǒng)組件面板,即可將其添加到系統(tǒng)中;同時(shí)在 IP C。 3) IP目錄頁(yè)面 IP目錄頁(yè)面列出所有 EDK IP 核和用戶生成的 IP 核,如圖 938所示。 應(yīng)用所有組件見(jiàn)圖 937所示,分為處理器屬性、編譯器屬性、源代碼以及庫(kù)文件。在嵌入式系統(tǒng)中,軟件的作用是十分重要的,硬件系統(tǒng)提供運(yùn)行的平臺(tái),需要實(shí)現(xiàn)的全部功能都是通過(guò)軟件系統(tǒng)來(lái)完成 的。參考文件包括日志 log文件和報(bào)告 srp文件,前者記錄了用戶的操作,后者則記錄每個(gè)執(zhí)行過(guò)程所產(chǎn)生的報(bào)告,幫助用戶了解設(shè)計(jì)結(jié)果 ,這兩個(gè)文件是 XPS自動(dòng)生成的,不需要修改。 Project Options的信息從 XMD文件中獲取的,包括 FPGA 芯片的型號(hào)、網(wǎng)表信息、實(shí)現(xiàn)工具、 HDL語(yǔ)言種類以及仿真模型等信息。其中, Project Files的信息是從 BSB向?qū)е蝎@取的,雙擊某文件即可修改,也可以進(jìn)行編輯。 圖 935 XPS圖形用戶界面 1.工程信息面板 工程信息面板主要對(duì)工程進(jìn)行控制,包括工程( Project)、應(yīng)用( Application)和 IP目錄( IP Catalog) 3 個(gè)頁(yè)面。 XPS的用戶界面可以分為標(biāo)題 欄、菜單欄、工具欄和主窗口,其中主窗口又可分為三個(gè)部分:工程信息面板,系統(tǒng)組建面板和控制面板。 XPS的用戶界面 利用 BSB 建立了工程后,就可以利用 XPS對(duì)此工程進(jìn)行必要的修改。點(diǎn)擊 ―Finish‖, XPS即與所創(chuàng)建的系統(tǒng)相關(guān)聯(lián)。在生成上述設(shè)計(jì)后,系統(tǒng)的目錄結(jié)構(gòu)同時(shí)也得以創(chuàng)建。 BSB 給出的系統(tǒng)信息如圖 934所示,通過(guò)比較可以看出,其和開(kāi)發(fā)板硬件是匹配的。用戶可以返回到之前的任何一步進(jìn)行修改。 圖 933 配置存儲(chǔ)器和外圍設(shè)備的測(cè)試 應(yīng)用 10)創(chuàng)建系統(tǒng)。在這個(gè)工程中,將指令、數(shù)據(jù)和棧 /堆的存儲(chǔ)位置設(shè)置為 plb_bram_if_tlr_1。微處理器得到外圍設(shè)備的狀況后,通過(guò)STDIN/STDOUT 設(shè)備發(fā)出報(bào)告。如圖 932所示,該步驟需要完成下列幾個(gè)工作:選擇 STDIN/OUT器件,這里注意 RS232_Uart 外圍設(shè)備為所選之一; Boot存儲(chǔ)器為plb_bram_if_tlr_1;存儲(chǔ)器和外圍設(shè)備的測(cè)試都使用默認(rèn)的應(yīng)用測(cè)試。 節(jié)將詳細(xì)介紹如何實(shí)現(xiàn)定制外設(shè)的底層接口邏輯以及如何添加到 XPS 中。如果開(kāi)發(fā)板的部分外設(shè)在 XPS中并沒(méi)有提供,那么就需要通過(guò)用戶通過(guò) HDL語(yǔ)言實(shí)現(xiàn)自定制底層接口邏輯,再將其作為外設(shè)導(dǎo)入到 XPS中。各個(gè) I/O 接口將在后文詳細(xì)介紹。 圖 927 處理器參數(shù)配置界面 圖 928 處理器選擇界面 6)添加 I/O 接口。然后點(diǎn)擊 ―Next‖按鈕。 ―On Chip H/W Debug Chain‖就是利用 JTAG端口進(jìn)行處理器的調(diào)試。配置 Microblaze的參考時(shí)鐘、總線處理時(shí)鐘頻率、處理器調(diào)試接口以及片上存儲(chǔ)空間的大小,都使用默認(rèn)值,如圖 928所示。點(diǎn)擊 ―Next‖按鈕。對(duì)于內(nèi)部集成了 PowerPC 內(nèi)核的 FPGA 芯片( Virtex2 Pro以上部分型號(hào))可以選擇 PowerPC 或 Microblaze,否則只能選擇 Microblaze。單擊 ―Next‖。 圖 925 工程存放路徑選擇界面 3)在彈出的板型選擇對(duì)話框中,在 ―Select board‖選中 ―I would like to create a system of the following development board‖,在 ―Board vendor‖的下拉框中選擇Xilinx,在 ―Board name‖的下拉框中選擇 Spartan3E starter board,在 ―Board revision‖ 的下拉框中選擇 D,如圖 926所示。在本例中,選擇工程目錄為―E:/work/xilinx/edk‖,并將工程命名為 spartan3e500e,如圖 925所示。 圖 924 BSB 向?qū)У膯?dòng)畫面 2)選擇工程路徑。當(dāng)雙擊 XPS的快捷方式后, BSB向?qū)Ь蜁?huì)自動(dòng)打開(kāi),其界面如圖924所示。 例 91 通過(guò) BSB 向?qū)Ы?Xilinx Spartan_3E_RevD開(kāi)發(fā)板的工程。用戶可以選擇:產(chǎn)生這個(gè)工程,或者是返回 到前述步驟進(jìn)行設(shè)置的修改。這里用戶所選擇的應(yīng)用樣例包括存儲(chǔ)測(cè)試、外圍設(shè)備測(cè)試或者兩者皆有。 6. 設(shè)定軟件 可以在 BSB中對(duì)標(biāo)準(zhǔn)的輸入輸出器件進(jìn)行說(shuō)明,用戶還可以選擇希望 XPS產(chǎn)生的C 應(yīng)用樣例。 5. 添加內(nèi)部外圍設(shè)備 外圍設(shè)備包括芯片上存儲(chǔ)控制器和計(jì)時(shí)器等。 4. 選擇并配置多個(gè) I/O 接口 BSB 可以決定用戶預(yù)定義板 子上,哪些外部存儲(chǔ)和 I/O 設(shè)備是有效的。 3. 選擇并配置處理器 可以選擇的處理器有 MicroBlaze和 PowerPc。 2. 選擇 /新建電路板 這里包括兩個(gè)選項(xiàng):指定的目標(biāo)板和用戶自己設(shè)計(jì)的板。所有 XPS工程信息都在 XMP 文件中得以保存,此文件包括微處理器硬件規(guī)范( Microprocessor Hardware Specification, MHS)和微處理器軟件規(guī)范( Microprocessor Software Specification, MSS)文件的存儲(chǔ)位置等,有關(guān) MHS和 MSS文件將在后面內(nèi)容進(jìn)行闡述。在 BSB 中,可以創(chuàng)建工程文件、選擇開(kāi)發(fā)版、選擇和配置處理器以及 I/O 設(shè)備,添加內(nèi)部外圍設(shè)備,生成系統(tǒng)報(bào)告等。 BSB 是幫助用戶快速建立系統(tǒng)的軟件工具。 利用 BSB創(chuàng)建新工程 在了解了 EDK的基本概念以及完成軟件安裝后,接下來(lái)介紹如何利用 EDK 來(lái)開(kāi)發(fā)嵌入式系統(tǒng)。 第 4 節(jié) XPS 軟件的基本操作 XPS的啟動(dòng) XPS有兩種啟動(dòng)方式,一種是直接點(diǎn)擊 ―開(kāi)始 ‖ ―程序 ‖ ―Xilinx Platform Studio ‖ ―Xilinx Platform Studio PACE‖即可啟動(dòng);另一種是在 ISE中通過(guò)雙擊 Embedded Processor類型的源文件來(lái)打開(kāi)。通常每個(gè) SDK 工程目錄都位于嵌入式系統(tǒng)的 XPS工程目錄樹(shù)下,每個(gè) SDK工程只產(chǎn)生一個(gè)可執(zhí)行文件, project_name.elf。 對(duì)于每個(gè)復(fù)雜軟件應(yīng)用,用戶都應(yīng)該建立一個(gè) SDK工程。 SDK有自己的 GUI,基于Eclipse開(kāi)放資源工具組件。其中在 iMPACT顯示的 JTAG 鏈中,最左端的器件標(biāo)號(hào)為 1,以后的器件編號(hào)從左向右依次遞增。 一般來(lái)講, CMD文件中修改最多的是 assignfile指令和 program指令,其后面的數(shù)字為器件在 JTAG鏈上的位置。 CMD文件可通過(guò)文本編輯器修改,其基本內(nèi)容如下所示。在 EDK設(shè)計(jì)中, UCF文件用來(lái)指定管腳的功能是最常用的,可通過(guò)文本編輯器修改,相關(guān)的語(yǔ)法和 ISE中是一致的,如 節(jié)所示。下面通過(guò)在實(shí)際的 MSS文件中添加注釋來(lái)解讀 MSS文件。而編譯后的軟件程序生成為可執(zhí)行可鏈接格式( ELF)的文件。此 MSS文件和用戶的軟件應(yīng)用一起,組成了描述嵌入式 系統(tǒng)軟件部分的主要源文件。下面通過(guò)在實(shí)際的 MHS文件中添加注釋來(lái)解讀 MHS文件。同樣,對(duì)于高級(jí)用戶,可通過(guò)直接修改 MHS文件來(lái)代替 XPS中的圖形操作。 Please do not modify this file by hand XmpVersion: EDK 版本 VerMgmt: IntStyle: default MHS File: MSS File: NPL File: projnav/ Architecture: virtex2p 目標(biāo)器件家族 Device: xc2vp30 目標(biāo)器件型號(hào) Package: ff896 目標(biāo)器件封裝 SpeedGrade: 7 目標(biāo)器件速度等級(jí) UseProjNav: 0 PNImportBitFile: projnav/ PNImportBmmFile: implementation/ UserCmd1: UserCmd1Type: 0 UserCmd2: UserCmd2Type: 0 TopInst: system_i GenSimTB: 0 InsertNoPads: 0 WarnForEAArch: 1 HdlLang: VHDL 所使用的 HDL語(yǔ)言類型 Simulator: mti 仿真工具為 ModelSim SimModel: BEHAVIORAL 仿真模型為功能仿真模型 MixLangSim: 1 UcfFile: data/ FpgaImpMode: 0 ShowLicenseDialog: 1 Processor: ppc405_0 處理器類型為硬核 PowerPC BootLoop: 0 XmdStub: 0 Processor: ppc405_1 BootLoop: 0 XmdStub: 0 SwProj: config_decoder_revb Processor: ppc405_0 下面是各類文件的說(shuō)明 Executable: config_decoder_revb/ Source: config_decoder_revb/src/ Source: config_decoder_revb/src Source: config_decoder_revb/src/ Header: config_decoder_revb/src/ Header: config_decoder_revb/src/ DefaultInit: executable InitBram: 1 Active: 1 CompilerOptLevel: 2 GlobPtrOpt: 0 DebugSym: 1 ProfileFlag: 0 ProgStart: 0X45000000 程序起始地址 StackSize: 堆的大小 HeapSize: 棧的大小 LinkerScript: ProgCCFlags: CompileInXps: 1 NonXpsApp: 0 3. MHS文件和其他相關(guān)的硬件平臺(tái)元素 MHS文件是硬件結(jié)構(gòu)描述文件,定義了系統(tǒng)結(jié)構(gòu)、外圍設(shè)備和嵌入式處理器,也定義系統(tǒng)的連通性、 系統(tǒng)中每個(gè)外圍設(shè)備的地址分配和對(duì)每個(gè)外圍設(shè)備的可配選項(xiàng)。 總的來(lái)講, XMP文件 是由 XPS軟件自動(dòng)生成的,用戶一般不要自行修改。用 UltraEditor等文本編輯工具可打開(kāi)查看, ProgStart 為程序的起始位置,對(duì)應(yīng)著內(nèi)存的起始地址; StackSize標(biāo)志著堆棧信息。 XPS的應(yīng)用標(biāo)簽包含了用戶所需要的工具和命令。因此,在將處理器、外圍設(shè)備組裝到硬件系統(tǒng)上,且定義了地址映射后,可以利用 XPS來(lái)產(chǎn)生 BSP。 1.板級(jí)支持包 Board Support Package( BSP) BSP 為每個(gè)處理器定義了系統(tǒng)的硬件元素。了解相應(yīng)格式的文件是掌握 EDK 工具操作的必備知識(shí)。硬件部分比特流包括 MHS文件、用戶自定義 HDL代碼,二者經(jīng)過(guò)綜合實(shí)現(xiàn)后,產(chǎn)生 .ngc網(wǎng)表,生成硬件系統(tǒng)的比特流文件;軟件系統(tǒng)包括 MSS文件、用戶 .c/cpp/asm文件,通過(guò) GCC 編譯器,生成目標(biāo)文件 .obj,再經(jīng)過(guò)連接合成軟件系統(tǒng)的比特流文件;最后通過(guò) Data2MEM過(guò)程,將軟、硬件比特流合成完整系統(tǒng)比特流文件,通過(guò) JTAG鏈路下載到 FPGA芯片中。 8. 在線調(diào)試:可利用 XMD工具或 ChipScope工具調(diào)試,通過(guò) JTAG編程電纜在線調(diào)試,下載可執(zhí)行軟件代碼、控制執(zhí)行,并監(jiān)控相關(guān)系信息。 6. 合并軟、硬件比特流:編譯軟件后,需要將軟、硬件可執(zhí)行文件合并在 一起,生成最終的二進(jìn)制比特文件。 5. 開(kāi)發(fā)軟件系統(tǒng):針對(duì)軟件需求編寫硬件代碼,確定軟件的操作系統(tǒng)、庫(kù)、外設(shè)驅(qū)動(dòng)等屬性,針對(duì)每個(gè)應(yīng)用軟件工程,設(shè)置編譯器、優(yōu)化級(jí)別、使用的連接文件等信息。 3. 生成仿真文件并測(cè)試硬件系統(tǒng):生成硬件系統(tǒng)的仿真文件, 可選擇行為級(jí)、結(jié)構(gòu)級(jí)以及時(shí)序級(jí)仿真,利用 ModelSim等工具測(cè)試系統(tǒng),特別是用戶自定義的外設(shè);如果測(cè)試失敗,需要返回上一步修改。
點(diǎn)擊復(fù)制文檔內(nèi)容
試題試卷相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1