【正文】 ORT sg2fsl_r = xlsg_ifacesg2fsl_r, DIR = I PORT fsl2sg_ctrl = xlsg_ifacefsl2sg_ctrl, DIR = O PORT fsl2sg_data = xlsg_ifacefsl2sg_data, DIR = O, VEC = [0:31] PORT fsl2sg_exists = xlsg_ifacefsl2sg_exists, DIR = O PORT sg2fsl_ctrl = xlsg_ifacesg2fsl_ctrl, DIR = I PORT sg2fsl_data = xlsg_ifacesg2fsl_data, DIR = I, VEC = [0:31] PORT sg2fsl_w = xlsg_ifacesg2fsl_w, DIR = I PORT fsl2sg_full = xlsg_ifacefsl2sg_full, DIR = O 子模塊定義，以 BEGIN和 END定義段 BEGIN microblaze 定義名稱 PARAMETER INSTANCE = microblaze_0 定義例化名稱 PARAMETER HW_VER = 定義軟件版本 PARAMETER C_USE_FPU = 0 PARAMETER C_DEBUG_ENABLED = 1 PARAMETER C_NUMBER_OF_PC_BRK = 2 PARAMETER C_AREA_OPTIMIZED = 1 PARAMETER C_FSL_LINKS = 1 下面開始全是端口信號(hào) BUS_INTERFACE DLMB = dlmb BUS_INTERFACE ILMB = ilmb BUS_INTERFACE DOPB = mb_opb BUS_INTERFACE IOPB = mb_opb BUS_INTERFACE SFSL0 = xlsysgenfsl_v20_1 BUS_INTERFACE MFSL0 = xlsysgenfsl_v20_0 PORT DBG_CAPTURE = DBG_CAPTURE_s PORT DBG_CLK = DBG_CLK_s PORT DBG_REG_EN = DBG_REG_EN_s PORT DBG_TDI = DBG_TDI_s PORT DBG_TDO = DBG_TDO_s PORT DBG_UPDATE = DBG_UPDATE_s END …… 4． MSS文件和其它的軟件平臺(tái)元素 除了硬件部分利用 MHS文件來描述硬件元素， XPS還利用了微處理器軟件規(guī)范（ MSS）文件進(jìn)行一個(gè)類似的軟件系統(tǒng)描述。利用這些文件以及 EDK的庫和驅(qū)動(dòng)器， XPS就可以編譯用戶的應(yīng)用程序。 和 MHS文件一樣，高級(jí)用戶也可通過直接修改 MSS文件達(dá)到更改軟件配置的目的。 PARAMETER VERSION = 定義參數(shù)版本 BEGIN OS 定義了操作 系統(tǒng)，以 BEGIN和 END定義段 PARAMETER OS_NAME = standalone PARAMETER OS_VER = PARAMETER PROC_INSTANCE = microblaze_0 PARAMETER STDIN = RS232_DCE PARAMETER STDOUT = RS232_DCE END BEGIN PROCESSOR 定義處理器類型，以 BEGIN和 END定義段 PARAMETER DRIVER_NAME = cpu PARAMETER DRIVER_VER = PARAMETER HW_INSTANCE = microblaze_0 PARAMETER COMPILER = mbgcc PARAMETER ARCHIVER = mbar PARAMETER XMDSTUB_PERIPHERAL = debug_module END BEGIN DRIVER 定義驅(qū)動(dòng)，以 BEGIN和 END定義段 PARAMETER DRIVER_NAME = uartlite PARAMETER DRIVER_VER = PARAMETER HW_INSTANCE = debug_module END …… 5． UCF文件 EDK工具和 ISE一樣，都通過 UCF文件來添加信號(hào)的管腳約束與時(shí)序約束。 6． CMD文件 EDK在配置 FPGA時(shí)仍通過調(diào)用 iMPACT軟件來完成的，但沒有相應(yīng)的圖形化界面 ，而是通過命令行的方式實(shí)現(xiàn)的，將所需要的命令寫在同一個(gè)文本中，然后采用批處理的方式實(shí)現(xiàn)，該文件就是 .CMD 文件。 setMode bscan setCable p auto identify assignfile p 1 file implementation/ program p 1 quit 其中， setMode用于設(shè)定邊界掃描模式； setCable用于設(shè)置編程電纜類型； assignfile用于指定 編程使用的比特流文件； program為器件編程的指令； quit為退出命令。在實(shí)際中，設(shè)計(jì)人員要首先通過 iMPACT 軟件獲 取到詳細(xì)的 JTAG鏈信息，然后再將相應(yīng)的數(shù)字填入 CMD文件。 7．平臺(tái)工作室軟件開發(fā)套件（ SDK） 平臺(tái)工作室 SDK 方便了嵌入式軟件應(yīng)用工程的開發(fā)。此 SDK 是 XPS的補(bǔ)充部分；即利用 SDK可以開發(fā)外圍設(shè)備和處理器元件所使用的軟件，而這些設(shè)備和元件都連接在 XPS中。工程包括了用戶的 C/C++源文件、可執(zhí)行輸出文件以及相應(yīng)的功能文件，如用來建立工程的 ―make‖文件。因此對(duì)于一個(gè) XPS嵌入式系統(tǒng)而言，可能有多個(gè)相應(yīng)的 SDK 工程。前者專門用于設(shè)計(jì)完備的嵌入式系統(tǒng)，也是本章主要講述的方式；后者可將嵌入式設(shè)計(jì)作為 ISE設(shè)計(jì)的一個(gè)子模塊，在 行介紹。首先需要利用基本系統(tǒng)創(chuàng)建器（ Base System Builder， BSB）向?qū)砜焖賱?chuàng)建一個(gè)設(shè)計(jì)，然后再對(duì)其進(jìn)行定制。當(dāng)用戶希望創(chuàng)建一個(gè)新的系統(tǒng)時(shí)， XPS會(huì)自動(dòng)調(diào)用 BSB。 BSB 向?qū)?huì)自動(dòng)完成以下工作： 1. 生成頂層工程文件（ .xmp文件） Xilinx微處理器工程（ Xilinx Microprocessor Project， XMP）文件是所開發(fā)嵌入式系統(tǒng)的頂層文件描述。 XMP文件同時(shí)也包括了 XPS將進(jìn)行編譯的 C 源文件和頭文件的信息，以及 SDK編譯的可執(zhí)行文件的信息。如果選擇前者，則 BSB允許用戶選擇板上的外圍設(shè)備，且其 FPGA 端口可以自動(dòng)地匹配板子，同時(shí)也創(chuàng) 建一個(gè)可以下載到板子上運(yùn)行的完整平臺(tái)和測(cè)試應(yīng)用；而對(duì)于后者，用戶可以基于一些已有的處理器核和外圍設(shè)備核，按照需要添加處理器和外圍設(shè)備。同時(shí)還可以選擇：器件類型，封裝，速率等級(jí)，參考時(shí)鐘頻率，處理器總線時(shí)鐘頻率等等。并且對(duì)于指定的器件還可以選擇：波特率，外圍設(shè)備類型，數(shù)據(jù)比特?cái)?shù)，校驗(yàn)等。 BSB 允許用戶添加需要的外圍設(shè)備。每個(gè)應(yīng)用程序都包括一個(gè)鏈接腳本。 7. 查看創(chuàng)建的系統(tǒng) 完成以上選擇后， BSB 將顯示已經(jīng)生成的系統(tǒng)。下面以加載 Xilinx Spartan_3E_RevD開發(fā)板（該開發(fā)板的配置文件存放在 EDK 安裝目錄下的―boardXilinxboardsXilinx_Spartan3E_RevDdata‖文件夾中）為例，詳細(xì)介紹利用BSB 新建工程的全部流程。 1）啟動(dòng) XPS。選中 ―Base System Builder Wizard（ remended） ‖選項(xiàng)，并點(diǎn)擊 ―OK‖按鈕。在彈出的提示界面的 ―Project File‖下的輸入框中填入工程存放路徑，或單擊 ―Brouse‖按鈕來選擇合適的工程路徑。單擊 ―OK‖按鈕，在彈出的對(duì)話框中選擇 ―I would like to create a new design‖，并單擊 ―Next‖按鈕。如果使用用戶自定義的開發(fā)板，則選擇 ―I would like to create a system for a custom board‖。 圖 926 開發(fā)板選擇界面 4）進(jìn)入處理器選擇界面。由于本例選用的是 FPGA 為 Spartan3E系列，不支持 PowerPC，所以只能選擇Microblaze軟核，如圖 927所示。 5）配置處理 器。時(shí)鐘頻率和參考時(shí)鐘和硬件設(shè)計(jì)保持一致，定為 50MHz。片上存儲(chǔ)器由 FPGA芯片中內(nèi)嵌的塊 RAM組成，選定大小為 8KB。 MicroBlaze和 PowerPC 的工作時(shí)鐘都是系統(tǒng)時(shí)鐘經(jīng)過 DCM 模塊倍頻后得到的， 在一般情況下，建議 MicroBlaze的時(shí)鐘不超過100MHz， PowerPC 的時(shí)鐘不超過 250MHz。開發(fā)板配置文件選擇了 RS_232_DCE、 RS_232_DTE、 LED_8bits、DIP_Switches_4bits、 Buttons_4bits、 Flash_16M* DDR_SDRAM_32M*16以及Ether_MAC 等 I/O接口，如圖 929~931所示。如果是用戶自定義電路板，操作界面如圖 930所示，用戶點(diǎn)擊右上角的 ―Add Device‖按鈕，然后在彈出的對(duì)話框的 ―IO Interface Type‖的下拉框中選擇所需的I/O 接口模塊，再點(diǎn)擊 ―OK‖按鈕，該過程每次只能添加一種 I/O 接口，如有多個(gè)需要反復(fù)操作 圖 929 可配置 IO端口列表（ 1） 圖 930 可配置 IO端口列表（ 2） 圖 931 可配置 IO端口列表（ 3） 7）添加內(nèi)部外圍設(shè)備。由于 Spartan3E Starter開發(fā)板上的設(shè)備在 XPS庫中都能找到，因此可以跳過這一步驟。 8）軟件建立。軟件測(cè)試為所選外圍設(shè)備發(fā)送或接收信息。 圖 932 軟件建立向?qū)? 9）配置存儲(chǔ)器和外圍設(shè)備的測(cè)試應(yīng)用。這樣，利用 BRAM控制器 ―_if_tlr_1‖，程序代碼在 FPGA―plb_bram‖里的塊 RAM 之外運(yùn)行。在選擇并配置系統(tǒng)各個(gè)部分后，用戶就可以對(duì) BSB給出的系統(tǒng)進(jìn)行檢查。檢查后，點(diǎn)擊 ―Generate‖產(chǎn)生系統(tǒng)。 圖 934 BSP 給出的系統(tǒng)信息 11）設(shè)計(jì)生成。 HDL和其它文件根據(jù)用戶的選擇而生成，處理器，總線和外圍設(shè)備以及其它邏輯實(shí)例間的連接也得到了處理。至 此，就完成了一個(gè)新系統(tǒng)工程的創(chuàng)建過程。 XPS為創(chuàng)建硬件和軟件流的 MHS（ Microprocessor Hardware Specification）和 MSS（ Microprocessor Software Specification）文件提供了一個(gè)圖形用戶界面（ GUI），如圖 935所示，為文件編輯器功能和方案過程管理功能提供了源文件編輯器，用于管理整個(gè)工具流，包括硬件和軟件執(zhí)行流。雖然菜單欄和工具欄操作的功能等效于在主窗口的操作，但在實(shí)際中將近 80%的操作是在主窗口完成的，因此本節(jié)著重對(duì)其主窗口進(jìn)行介紹。 1）工程頁面 工程頁面列出了與工程有關(guān)的文件，分為三個(gè)部分：工程文件，工程選項(xiàng)以及參考文件，如圖 936所示。 .opt文件和 .ut文件分別是加速編譯的配置文件和生成比特流的配置文件，對(duì)于初學(xué)者，不建議修改。每一項(xiàng)都可以打開屬性窗口進(jìn)行設(shè)置。 圖 936 工程信息區(qū)域：工程標(biāo)簽 圖 937 工程信息區(qū)域：應(yīng)用標(biāo)簽 2）應(yīng)用頁面 應(yīng)用頁面的信息都是和應(yīng)用軟件相關(guān)的。 在 XPS中，應(yīng)用軟件分為兩種：一種是系統(tǒng)自動(dòng)生成的 boot，由 XPS自動(dòng)生成，用戶無法修改；另一種是用戶編寫的應(yīng)用軟件。右擊用戶定義的應(yīng)用， 可完成以下操作： ? Mark to Initialize BRAMs：將軟件應(yīng)用打包到初始化塊 RAM 中，添加 .bit配置文件，形成最終的比特文件，可直接配置到 FPGA 芯片中； ? Build Project：將軟件應(yīng)用編譯成可下載執(zhí)行的 .elf 文件； ? Make Project Inactive：將當(dāng)前工程從初始化塊 RAM 中剔除，使其失效； ? Generate Linker Script：自動(dòng)生成連接腳本； ? Set Compiler Options：設(shè)置編譯屬性，點(diǎn)擊后可彈出編譯屬性子窗口，可設(shè)置連接腳本、 堆、棧的大小以及程序的起始位置；代碼優(yōu)化級(jí)別和軟件調(diào)試模塊；第三方庫以及編譯器的絕對(duì)路徑以及高級(jí)用戶的定制編譯指令。由于 Xilinx提供的 IP核種類繁多，因此在 XPS中按照功能進(jìn)行分類，涉及到模擬接口、系統(tǒng)總線、存儲(chǔ)器控制器、通信接口以及調(diào)試接口等十多個(gè)類別，指明了每個(gè) IP的版本、類別、名稱以及使用的處理器型號(hào)