【正文】 SP。了解相應(yīng)格式的文件是掌握 EDK 工具操作的必備知識(shí)。 8. 在線調(diào)試：可利用 XMD工具或 ChipScope工具調(diào)試，通過(guò) JTAG編程電纜在線調(diào)試，下載可執(zhí)行軟件代碼、控制執(zhí)行，并監(jiān)控相關(guān)系信息。 5. 開發(fā)軟件系統(tǒng)：針對(duì)軟件需求編寫硬件代碼，確定軟件的操作系統(tǒng)、庫(kù)、外設(shè)驅(qū)動(dòng)等屬性，針對(duì)每個(gè)應(yīng)用軟件工程，設(shè)置編譯器、優(yōu)化級(jí)別、使用的連接文件等信息。 2. 添加 IP Core以及用戶定制外設(shè)：在 XPS中添加所需的 IP Core，對(duì)于 XPS庫(kù)中缺少的模塊，需要用戶自行設(shè)計(jì)。設(shè)計(jì)者只需要輸入時(shí)鐘時(shí)序、重配置信息以及一些應(yīng)用代碼即可。簡(jiǎn)單的軟件開發(fā)可以在 XPS里完成，而對(duì)于更復(fù)雜的應(yīng)用開發(fā)和調(diào)試， Xilinx則推薦使用 SDK工具。圖 921 為基于 EDK的嵌入式設(shè)計(jì)的簡(jiǎn)化流程圖。 4）安裝完成后，會(huì)在桌面以及程序菜單中添加 EDK 的快捷方式。 圖 919 安裝程序的歡迎界面 2）下一個(gè)對(duì)話框是 Xilinx軟件的授權(quán)聲明對(duì)話框，如圖 920所示，選中 ―I accept the terms of this software license‖，單擊 ― Next‖后進(jìn)入注冊(cè)碼輸入對(duì)話框，輸入正確的注冊(cè)碼后，單擊 ― Next‖按鍵后，出現(xiàn)安裝路徑對(duì)話框，單擊 ―Browse‖按鍵后選擇自定義安裝路徑，單擊 ― Next‖按鍵繼續(xù)。為了更好地使用軟件，至少需要 512M內(nèi)存， CPU的主頻在 2GHz以上。 2. 軟件開發(fā)套件（ Software Development Kit， SDK） SDK 是集成的開發(fā)環(huán)境，基于 Eclipse。 2）嵌入式開發(fā)套件（ Embedded Development Kit， EDK） EDK 自帶了許多工具和 IP，可以用來(lái)設(shè)計(jì)完整的嵌入式處理器系統(tǒng)，主要包括Xilinx平臺(tái)工作室 XPS和軟件開發(fā)套件 SDK。 Xilinx為了簡(jiǎn)化基于 FPGA 的嵌入式開發(fā)流程，提供了功能強(qiáng)大、操作簡(jiǎn)單的工具集 ISE和 EDK。典型的 MicroBlaze的 PowerPC的嵌入式系統(tǒng)架構(gòu)分別如圖 917和圖 918所示。 MicroBlaze典型的總線連接方式如圖 915 所示。 PLB 總線是 PowerPC 的高帶寬總線， 64位數(shù)據(jù)總線寬 度，分離的地址、讀寫數(shù)據(jù)總線，具備分別傳輸?shù)哪芰Α８鶕?jù)對(duì)總線的控制，可將外 設(shè)分為仲裁設(shè)備、主設(shè)備、從設(shè)備以及主 /從設(shè)備（橋）。基本的 IO讀寫函數(shù)在文件 ，其本質(zhì)就是簡(jiǎn)單的指針賦值語(yǔ)句， 32 比特位寬的讀寫函數(shù)如下所示。其中 C_SDRAM_DWIDTH為sdram存儲(chǔ)器的數(shù)據(jù) 寬度， C_SDRAM_AWIDTH為 sdram存儲(chǔ)器的地址寬度，C_SDRAM_BANK_ AWIDTH 為存儲(chǔ)器 BANK的地址。 sdram控制器的作用就是將 sdram存儲(chǔ)器的初始化、刷新、地址轉(zhuǎn)換、數(shù)據(jù)讀取等操作封裝起來(lái)，讓使用者將其看成系統(tǒng)黑盒，讀數(shù)直接按地址訪問，寫數(shù)直接往目的地址賦值即可。 3．外部存儲(chǔ)器控制器 外部存儲(chǔ)器控制器基本涵蓋了目前所有的外部存儲(chǔ)器類型，包括片內(nèi) BRAM、sram、 sdr sdram、 ddr sdram、 ddr2 sdram以及 Flash等器件。其中 InstancePtr是 Xintc的對(duì)象； Id為中斷源的序號(hào)， 0 是最高級(jí)別的中斷。 XIntc_Enable使能由競(jìng)爭(zhēng) ID提供的中斷源，任何一個(gè)未決的特定中斷條件將導(dǎo)致一個(gè)功能調(diào)用。 （ 5）中斷源撤銷函數(shù) void XIntc_Disconnect (XIntc *InstancePtr, Xuint8 Id)。 （ 4）中斷源連接函數(shù) XStatus XIntc_Connect (XIntc *InstancePtr, Xuint8 Id, XInterruptHandler Handler void *CallBackRef)。 XIntc_Start開始中斷控制。 XIntc_Initialize用于指定中斷控制模塊，同時(shí)初始化中斷結(jié)構(gòu)域、中斷向量表，撤銷中斷源以及中斷輸出使能。 表 98 中斷 控制器的端口信號(hào) 中斷控制器的 OPB 讀寫時(shí)序如圖 911所示。其和 OPB 總線的典型連接方式如圖 910所示。 （ 5）賦值函數(shù) void XGpio_DiscreteWrite (XGpio *InstancePtr, unsigned Channel, Xuint32 Mask)。 InstancePtr是 Xgpio 結(jié)構(gòu)體指針； Channel為 GPIO 的通道數(shù)（每個(gè) GPIO模塊有兩個(gè)通道），可選值為 1或 2； DirectionMask 是輸入輸出的位標(biāo)識(shí)，對(duì)應(yīng)位的值為 0 表示輸出， 1 表示輸入。 該函數(shù)查找唯一標(biāo)志符 DeviceId所標(biāo)識(shí)的設(shè)備配置，系統(tǒng)配置表里包含了每一個(gè)設(shè)備的配置信息。下面給出常用的 GPIO操作函數(shù)： （ 1）初始化函數(shù) XStatus XGpio_Initialize (XGpio *InstancePtr, Xuint16 DeviceId)。實(shí)際上， OPB 總線有 4 種不同的總線訪問方式：訪問寄存器接口、訪問 SRAM 接口、訪問 FIFO接口以及突發(fā)傳送，每種方針方式用于不同的總線操作，具有不同的時(shí)序。 GPIO 的數(shù)據(jù)格式如圖 97 所示。 1．通用 I/O 設(shè)備（ GPIO） 1） GPIO 結(jié)構(gòu) 通用 I/O 設(shè)備是 32位的 OPB總線外設(shè)，每一位 GPIO都可動(dòng)態(tài)配置為輸入、輸出端口，包含一個(gè)寄存器和一個(gè)多路器。 PowerPC 執(zhí)行指令的速度接近每周期執(zhí)行一條指令，各類指令的典型執(zhí)行速度如表 95 所列。應(yīng)用軟件可訪問所有的 CR 數(shù)值。大多數(shù)專用寄存器是應(yīng)用程序所不能訪問的，只有計(jì)數(shù)器和連接寄存器等少數(shù)專用寄存器能被所有的軟件所訪問。 3． PowerPC 寄存器 PowerPC 的寄存器可分為通用寄存器、專用寄存器、機(jī)器狀態(tài)寄存器、條件寄存器和芯片控制寄存器 5 大類，如表 94 所列。 Power PC 處理器也采用 CoreConnect 技術(shù)，可運(yùn)行在 100133MHz 的高帶寬 64位總線。 PowerPC 不占用FPGA 內(nèi)部任何邏輯資源，其內(nèi)部架構(gòu)如圖 95 所示。 Xilinx FPGA 芯片中內(nèi)嵌的 32位硬 PowerPC核，可以實(shí)現(xiàn)高性能嵌入式應(yīng)用。 Xilinx芯片中內(nèi)嵌的 PowerPC結(jié)構(gòu)經(jīng)過(guò) IBM 公司優(yōu)化，以較簡(jiǎn)單的、快速的運(yùn)算為基礎(chǔ)，促成微處理器在一個(gè)給定的時(shí)鐘速度下執(zhí)行較多的指 令，主要包括 PowerPC 405 系列。類型 A 和類型B 的指令格式如圖 93 所示。當(dāng)使用 MTS指令或 MFS指令的時(shí)候，將 sx 置為 0001 或 rmsr被定義為對(duì) MSR的操作。 機(jī)器狀態(tài)寄存器（ MSR）： 包含了處理器的控制和狀態(tài)比特，可以通過(guò) MFS指令讀，也可以通過(guò) MTS指令或者專用的指令 MSRSET、 MSRCLR指令寫。它可以由一個(gè) MFS指令讀出且不能由 MTS指令寫入。 3． MicroBlaze寄存器 1）通用寄存器 MicroBlaze內(nèi)核中的 32個(gè) 32 位的通用寄存器記為 R0～ R31。 MicroBlaze軟核還有專門的調(diào)試接口， 通過(guò)參數(shù)設(shè)置，開發(fā)人員可以只使用特定應(yīng)用所需要的處理器特性。目前，最新版本的 MicroBlaze軟核支持的接口標(biāo)準(zhǔn)有： ? 帶字節(jié)允許的 OPB（ Onchip Peripheral Bus，片上外設(shè)總線） 接口； ? 高速的 LMB（ Local Memory Bus，本地存儲(chǔ)器總線）接口； ? FSL主從設(shè)備接口； ? XCL（ Xilinx Cache Link， Xilinx緩存鏈路）接口； ? 與 MDM（ Microprocessor Debug Module，微處理器調(diào)試模塊）連接的調(diào)試接口。表 91 給出了不同 FPGA 芯片上的 MicroBlaze性能對(duì)比表，其結(jié)果不代表一般嵌入式應(yīng)用的計(jì)算性能。 第 2 節(jié) Xilinx 嵌入式開發(fā)系統(tǒng)組成介紹 片內(nèi)微處理器軟核 MicroBlaze 1． MicroBlaze體系結(jié)構(gòu) MicroBlaze軟核是一種針對(duì) Xilinx FPGA器件而優(yōu)化的功能強(qiáng)大的 32位微處理器，是業(yè)界最快的軟處理器 IP核解決方案，支持 CoreConnect 總線的標(biāo)準(zhǔn)外設(shè)集合，具有兼容性和重復(fù)利用性，最精簡(jiǎn)的核只需要將近 400 個(gè) Slice。 2．開發(fā)工具 嵌入式開發(fā)套件（ EDK）是用于設(shè)計(jì)嵌入式可編程系統(tǒng)的全面的解決方案，該套件包括了嵌入式軟件工具（ Platform Studio）以及嵌入式 IBM PowerPC硬件處理器核和 /或 Xilinx MicroBlaze軟處理器核進(jìn)行 Xilinx平臺(tái) FPGA 設(shè)計(jì)時(shí)所需的技術(shù)文檔和 IP。 PowerPC 是 32位 PowerPC 嵌入式環(huán)境架構(gòu)，確定了若干系統(tǒng)參數(shù)，用以保證在應(yīng)用程序級(jí)實(shí)現(xiàn)兼容，增加了其設(shè)備擴(kuò)展的靈活性。 Xilinx 公司的解決方案 1．解決方案 Xilinx公司的嵌入式解決方案以 3 類 RISC 結(jié)構(gòu)的微處理器為核心，涵蓋了系統(tǒng)硬件設(shè)計(jì)和軟件調(diào)試的各個(gè)方面。目前， FPGA 在嵌入式系統(tǒng)中，主要有 3種使用方式： ? 狀態(tài)機(jī)模式：可以無(wú)外設(shè)、無(wú)總線結(jié)構(gòu)和無(wú)實(shí)時(shí)操作系統(tǒng)，達(dá)到最低的成本，應(yīng)用于 VGA 和 LCD控制等，根據(jù)用戶設(shè)計(jì)可達(dá)到不同的性能。從以模擬電路為主發(fā)展到以數(shù)字電路為主、數(shù)?；旌闲停M(jìn)而進(jìn)入全數(shù)字時(shí)代。從獨(dú)立單機(jī)使用發(fā)展到聯(lián)網(wǎng)設(shè)備。 從系統(tǒng)對(duì)上市時(shí)間的要求、可定制特性以及集成度等方面考慮， FPGA 在嵌入式系統(tǒng)中獲得廣泛應(yīng)用，已經(jīng)從早期的軍事、通信系統(tǒng)等應(yīng)用擴(kuò)展到低成本消費(fèi)電子類等產(chǎn)品中。 采用 90nm生產(chǎn)工藝 之后， FPGA 器件處理能力更強(qiáng)，且成本低、功耗少，已取代了相當(dāng)數(shù)量的中小規(guī)模 ASIC 器件和處理器，使嵌入式系統(tǒng)具備片上系統(tǒng)（ SOC）的規(guī)模和動(dòng)態(tài)可編程的能力，具有明顯的優(yōu)勢(shì)，成為嵌入式應(yīng)用的主力軍之一。 MicroBlaze采用功能強(qiáng)大的 32 位流水線 RISC結(jié)構(gòu)，包含 32個(gè) 32位通用寄存器和一個(gè)可選的 32位移位寄存器，時(shí)鐘可達(dá) 150MHz，在 Virtex 2 Pro 以及更高系列的平臺(tái)上，運(yùn)行速度可達(dá) 120DMIPs（ DhrystoneMIPS），占用資源不到 1000個(gè) Slice。 目前使用較多的嵌入式內(nèi)核是 MicroBlaze和 PowerPC，工作頻率可達(dá)到數(shù)百兆赫茲，還添加了新的浮點(diǎn)單元選項(xiàng)，使嵌入式開發(fā)人員可將系統(tǒng)性能提升至軟件仿真速度的百倍以上，非常適合針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費(fèi)等市場(chǎng)的產(chǎn)品。一般來(lái)講，最快捷的硬件設(shè)計(jì)方式是，在設(shè)計(jì)系統(tǒng)時(shí)以相應(yīng)的評(píng)估板為母板，然后對(duì)其進(jìn)行必要的修改。 圖 91 MicroBlaze內(nèi)部架構(gòu)示意圖 MicroBlaze處理器架構(gòu)均衡了執(zhí)行性能和設(shè)計(jì)尺寸，但由于其最高工作頻率由FPGA 芯片提供，所以計(jì)算性能隨處理器配置、實(shí)現(xiàn)工具結(jié)果 、目標(biāo) FPGA 架構(gòu)和器件速度級(jí)別的不同而不同。 Xilinx以 IBM CoreConnect 為嵌入式處理器的設(shè)計(jì)基礎(chǔ)，具有豐富的接口資 源。FSL是 MicroBlaze軟核特有的一個(gè)基于 FIFO的單向鏈路，可以實(shí)現(xiàn)用戶自定義 IP核與 MicroBlaze內(nèi)部通用寄存器的直接相連；而 XCL則是 MicroBlaze軟核新增加的，用于實(shí)現(xiàn)對(duì)片外存儲(chǔ)器的高速訪問。以太網(wǎng) MAC 控制器模塊之所以和兩類總線連接，是因?yàn)槠淇刂平涌诤?OPB 總線相連，數(shù)據(jù)接口和高速的 DMA總線連接。 表 92 MicroBlaze通用寄存器功能表 2）特殊寄存器 程序指針（ PC）寄存器：存儲(chǔ)下一條指令的地址。也就是說(shuō)， ―mfs r2 rpc‖ 指令將把 mfs指令自己的地址存入 R2 中。所有寫入 bit0 的值將被忽略。其指令按功能劃分有邏輯運(yùn)算、算術(shù)運(yùn)算、分支、存儲(chǔ)器讀 /寫和特殊指令等。 片內(nèi)微處理器 PowerPC 1． PowerPC 體系結(jié)構(gòu) PowerPC 是由蘋果、 IBM 和摩托羅拉公司共同開發(fā)的微處理器結(jié)構(gòu)，采用精簡(jiǎn)指令計(jì)算架構(gòu)（ RISC），并形成了一個(gè)開放的標(biāo)準(zhǔn)。此外，所有的 PowerPC 都符合 UISA 規(guī)范，保證 PowerPC 對(duì)應(yīng)用程序的兼容性，而 VEA 和 OEA 則可以有不同版本。此外， Xilinx的高端器件還集成了輔助處理器單元控制器（ APU），可直接控制 FPGA 架構(gòu)內(nèi)的硬件指令協(xié)處理。這種直接連接的配置克服了利用總線在 FPGA 和附加外部處理器之間接口的瓶頸。此外， Power PC 還具有器件控制寄存器總線，可完成對(duì)通用外設(shè)器件寄存器的訪問。 2）專用寄存器 PPC 有豐富的 32位專用寄存器，可訪問額外的