【正文】 B 的指令格式如圖 93 所示。 A 型指令有兩個(gè)源寄存器和一個(gè)目的寄存器，用以完成寄存器到寄存器間的數(shù)據(jù)運(yùn)算； B型指令有一個(gè)源寄存器、一個(gè)目的寄存器和一個(gè) 16位的立即數(shù)（通過在 B型指令前加一個(gè) IMM指令可將其擴(kuò)展到 32位），可以進(jìn)行寄存器和立即數(shù)間的數(shù)據(jù)運(yùn)算。當(dāng)使用 MTS指令或 MFS指令的時(shí)候，將 sx 置為 0001 或 rmsr被定義為對(duì) MSR的操作。寫 MSR需要一個(gè)時(shí)鐘周期的延時(shí)，當(dāng)用 MTS指令向 MSR寫指令時(shí)，在 MTS指令執(zhí)行結(jié)束一個(gè)時(shí)鐘周期之后，寫入的值才生效。 機(jī)器狀態(tài)寄存器（ MSR）： 包含了處理器的控制和狀態(tài)比特，可以通過 MFS指令讀，也可以通過 MTS指令或者專用的指令 MSRSET、 MSRCLR指令寫。表中內(nèi)容為程序指針執(zhí)行中的指令的地址。它可以由一個(gè) MFS指令讀出且不能由 MTS指令寫入。通用寄存器的描述如表 92 所示。 3． MicroBlaze寄存器 1）通用寄存器 MicroBlaze內(nèi)核中的 32個(gè) 32 位的通用寄存器記為 R0～ R31。 圖 92 MicroBlaze支持的外設(shè)接口示意圖 其中， DMA和多端口存儲(chǔ)器控制器是高速接口， OPB屬于低速接口總線，一個(gè)外設(shè)一般不能同時(shí)和這兩類總線相連。 MicroBlaze軟核還有專門的調(diào)試接口， 通過參數(shù)設(shè)置，開發(fā)人員可以只使用特定應(yīng)用所需要的處理器特性。 LMB 用于實(shí)現(xiàn)對(duì)片上的 blockRAM的高速訪問。目前，最新版本的 MicroBlaze軟核支持的接口標(biāo)準(zhǔn)有： ? 帶字節(jié)允許的 OPB（ Onchip Peripheral Bus，片上外設(shè)總線） 接口； ? 高速的 LMB（ Local Memory Bus，本地存儲(chǔ)器總線）接口； ? FSL主從設(shè)備接口； ? XCL（ Xilinx Cache Link， Xilinx緩存鏈路）接口； ? 與 MDM（ Microprocessor Debug Module，微處理器調(diào)試模塊）連接的調(diào)試接口。 2． MicroBlaze的總線接口 CoreConnect 是由 IBM 開發(fā)的片上總線通信鏈，它使多個(gè)芯片核相互連接成為一個(gè)完整的新芯片成為可能。表 91 給出了不同 FPGA 芯片上的 MicroBlaze性能對(duì)比表，其結(jié)果不代表一般嵌入式應(yīng)用的計(jì)算性能。 MicroBlaze處理器的內(nèi)核仍在不斷更新中，目前最新版為 MicroBlaze ，其內(nèi)部架構(gòu)如圖 91 所示。 第 2 節(jié) Xilinx 嵌入式開發(fā)系統(tǒng)組成介紹 片內(nèi)微處理器軟核 MicroBlaze 1． MicroBlaze體系結(jié)構(gòu) MicroBlaze軟核是一種針對(duì) Xilinx FPGA器件而優(yōu)化的功能強(qiáng)大的 32位微處理器，是業(yè)界最快的軟處理器 IP核解決方案，支持 CoreConnect 總線的標(biāo)準(zhǔn)外設(shè)集合，具有兼容性和重復(fù)利用性，最精簡(jiǎn)的核只需要將近 400 個(gè) Slice。 此外， Xilinx公司提供了大量的硬件平臺(tái)（即評(píng)估板），提供了大量的軟、硬件設(shè)計(jì)參考，使得設(shè)計(jì)人員可以快速了解嵌入式系統(tǒng)的基本操作和大量的 IP核的使用方法，并對(duì)其完成評(píng)估，以確定最優(yōu)的設(shè)計(jì)方案。 2．開發(fā)工具 嵌入式開發(fā)套件（ EDK）是用于設(shè)計(jì)嵌入式可編程系統(tǒng)的全面的解決方案，該套件包括了嵌入式軟件工具（ Platform Studio）以及嵌入式 IBM PowerPC硬件處理器核和 /或 Xilinx MicroBlaze軟處理器核進(jìn)行 Xilinx平臺(tái) FPGA 設(shè)計(jì)時(shí)所需的技術(shù)文檔和 IP。 Virtex 4 以及 Virtex 5 系列部分芯片中集成了 2~4 個(gè) PowerPC405 處理器核。 PowerPC 是 32位 PowerPC 嵌入式環(huán)境架構(gòu)，確定了若干系統(tǒng)參數(shù)，用以保證在應(yīng)用程序級(jí)實(shí)現(xiàn)兼容，增加了其設(shè)備擴(kuò)展的靈活性。 PicoBlaze是由 VHDL語言在早期開發(fā)的小型 8位軟處理器內(nèi)核包，其匯編器是簡(jiǎn)單的 DOS可執(zhí)行文件 ，用匯編語言編寫的程序經(jīng)過編譯后放入 FPGA的塊 RAM 存儲(chǔ)區(qū)，匯編器可在 3s內(nèi)編譯完存儲(chǔ)在塊 RAM 中的程序。 Xilinx 公司的解決方案 1．解決方案 Xilinx公司的嵌入式解決方案以 3 類 RISC 結(jié)構(gòu)的微處理器為核心，涵蓋了系統(tǒng)硬件設(shè)計(jì)和軟件調(diào)試的各個(gè)方面。 ? 定制嵌入模式：高度集成擴(kuò)充的外設(shè)，實(shí)時(shí)操作系統(tǒng)和總線結(jié)構(gòu)，達(dá)到高性能，應(yīng)用于網(wǎng)絡(luò)和無線通信等。目前， FPGA 在嵌入式系統(tǒng)中，主要有 3種使用方式： ? 狀態(tài)機(jī)模式：可以無外設(shè)、無總線結(jié)構(gòu)和無實(shí)時(shí)操作系統(tǒng)，達(dá)到最低的成本，應(yīng)用于 VGA 和 LCD控制等，根據(jù)用戶設(shè)計(jì)可達(dá)到不同的性能。嵌入式系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)朝著基于芯片，特別是片上可編程系統(tǒng)（ SOPC）的方向發(fā)展。從以模擬電路為主發(fā)展到以數(shù)字電路為主、數(shù)模混合型，進(jìn)而進(jìn)入全數(shù)字時(shí)代。 第 1節(jié) 可配置嵌入式系統(tǒng)（ EDK）介紹 基于 FPGA的可編程嵌入式開發(fā)系統(tǒng) 嵌入式系統(tǒng)經(jīng)歷了從單片計(jì)算機(jī)、工業(yè)控制計(jì)算機(jī)、集中分布式控制系統(tǒng)，進(jìn)而發(fā)展到嵌入式智能平臺(tái)的幾個(gè)發(fā)展階段。從獨(dú)立單機(jī)使用發(fā)展到聯(lián)網(wǎng)設(shè)備?？偟膩碚f，嵌入式系統(tǒng)向著更高性能、更小體積、更低功耗、更廉價(jià)、無處不在的方向發(fā)展。 從系統(tǒng)對(duì)上市時(shí)間的要求、可定制特性以及集成度等方面考慮， FPGA 在嵌入式系統(tǒng)中獲得廣泛應(yīng)用，已經(jīng)從早期的軍事、通信系統(tǒng)等應(yīng)用擴(kuò)展到低成本消費(fèi)電子類等產(chǎn)品中。 ? 單片機(jī)模式：包括一定的外設(shè)，可以利用實(shí)時(shí)操作系統(tǒng)和總線結(jié)構(gòu)，以中等的成本，應(yīng)用于控制和儀表，達(dá)到中等的性能。 采用 90nm生產(chǎn)工藝 之后， FPGA 器件處理能力更強(qiáng)，且成本低、功耗少，已取代了相當(dāng)數(shù)量的中小規(guī)模 ASIC 器件和處理器，使嵌入式系統(tǒng)具備片上系統(tǒng)（ SOC）的規(guī)模和動(dòng)態(tài)可編程的能力，具有明顯的優(yōu)勢(shì)，成為嵌入式應(yīng)用的主力軍之一。 3 類嵌入式內(nèi)核分別為： PicoBlaze、 MicroBlaze和 PowerPC，其中 PicoBlaze和 MicroBlaze是可裁剪的軟核 處理器， PowerPC 為硬核處理器。 MicroBlaze采用功能強(qiáng)大的 32 位流水線 RISC結(jié)構(gòu)，包含 32個(gè) 32位通用寄存器和一個(gè)可選的 32位移位寄存器，時(shí)鐘可達(dá) 150MHz，在 Virtex 2 Pro 以及更高系列的平臺(tái)上，運(yùn)行速度可達(dá) 120DMIPs（ DhrystoneMIPS），占用資源不到 1000個(gè) Slice。 Xilinx將 PowerPC 405 處理器內(nèi)核整合到 Virtex 2 Pro 系列以及更高等級(jí)系列的芯片中，允許該硬 IP 核能夠深入到 FPGA 架構(gòu)的任何部位，提供高端嵌入式應(yīng)用的 FPGA 解決方案。 目前使用較多的嵌入式內(nèi)核是 MicroBlaze和 PowerPC，工作頻率可達(dá)到數(shù)百兆赫茲，還添加了新的浮點(diǎn)單元選項(xiàng)，使嵌入式開發(fā)人員可將系統(tǒng)性能提升至軟件仿真速度的百倍以上，非常適合針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費(fèi)等市場(chǎng)的產(chǎn)品。注意：這里嵌入 式軟件工具指用來產(chǎn)生、編輯、編譯、鏈接、加載和調(diào)試高級(jí)編程語言（通常是 C 或 C++）代碼的工具，以便在處理器引擎上執(zhí)行。一般來講，最快捷的硬件設(shè)計(jì)方式是，在設(shè)計(jì)系統(tǒng)時(shí)以相應(yīng)的評(píng)估板為母板，然后對(duì)其進(jìn)行必要的修改。 MicroBlaze軟核內(nèi)部采用 RISC 架構(gòu)和哈佛結(jié)構(gòu)的 32 位指令和數(shù)據(jù)總線，內(nèi)部有32個(gè)通用寄存器 R0～ R 2 個(gè)特殊寄存器程序指針（ PC）和處理器狀態(tài)寄存器（ MSR）、 1 個(gè) ALU單元、 1 個(gè)移位單元和兩級(jí)中斷響應(yīng)單元等基本模塊， 還可具有 3/5 級(jí)流水線、桶形移位器、內(nèi)存管理 /內(nèi)存保護(hù)單元、浮點(diǎn)單元（ FPU）、高速緩存、異常處理和調(diào)試邏輯等可根據(jù)性能需求和邏輯區(qū)域成本任意裁剪的高級(jí)特性，極大地?cái)U(kuò)展了 MicroBlaze的應(yīng)用范圍。 圖 91 MicroBlaze內(nèi)部架構(gòu)示意圖 MicroBlaze處理器架構(gòu)均衡了執(zhí)行性能和設(shè)計(jì)尺寸，但由于其最高工作頻率由FPGA 芯片提供，所以計(jì)算性能隨處理器配置、實(shí)現(xiàn)工具結(jié)果 、目標(biāo) FPGA 架構(gòu)和器件速度級(jí)別的不同而不同。 表 91 MicroBlaze內(nèi)核的最大 Dhrystone性能 注： DMIPS表示每秒執(zhí)行的 Dhrystone指令數(shù)量。 Xilinx以 IBM CoreConnect 為嵌入式處理器的設(shè)計(jì)基礎(chǔ)，具有豐富的接口資 源。 其中， OPB 是對(duì) IBM Core Connect 片上總線標(biāo)準(zhǔn)的部分實(shí)現(xiàn) ，適用于將 IP 核作為外設(shè)連接到 MicroBlaze系統(tǒng)中。FSL是 MicroBlaze軟核特有的一個(gè)基于 FIFO的單向鏈路，可以實(shí)現(xiàn)用戶自定義 IP核與 MicroBlaze內(nèi)部通用寄存器的直接相連；而 XCL則是 MicroBlaze軟核新增加的，用于實(shí)現(xiàn)對(duì)片外存儲(chǔ)器的高速訪問。 Xilinx提供了大量的外設(shè) IP Core，可外掛到 MicroBlaze的 OPB總線 上，如 DMA 單元、以太網(wǎng)MAC 層處理器、 PCI/PCIe接口、串口以及 USB 等，如圖 92 所示。以太網(wǎng) MAC 控制器模塊之所以和兩類總線連接，是因?yàn)槠淇刂平涌诤?OPB 總線相連，數(shù)據(jù)接口和高速的 DMA總線連接。寄存器并 不是由外部復(fù)位輸入（如 reset或 debugrst腳）復(fù)位，而是在比特流下載的時(shí)候復(fù)位。 表 92 MicroBlaze通用寄存器功能表 2）特殊寄存器 程序指針（ PC）寄存器：存儲(chǔ)下一條指令的地址。當(dāng)使用 MFS指令的時(shí)候，將 Sa置為 00000 或 rpc將定義 PC寄存器。也就是說， ―mfs r2 rpc‖ 指令將把 mfs指令自己的地址存入 R2 中。當(dāng)對(duì) MSR進(jìn)行讀操作時(shí)， bit29作為進(jìn)位位被復(fù)制到 bit0 位。所有寫入 bit0 的值將被忽略。 4． MicroBlaze指令集 MicroBlaze指令字為 32位，有 A 型和 B 型兩 種類型指令。其指令按功能劃分有邏輯運(yùn)算、算術(shù)運(yùn)算、分支、存儲(chǔ)器讀 /寫和特殊指令等。 圖 93(a) 類型 A 指令格式 圖 93(b) 類型 B 指令格式 圖 93 MicroBlaze指令格式 Microblaze指令執(zhí)行的流水線 是并行流水線，它分為 3 級(jí)流水：取指、譯碼和執(zhí)行，如圖 94 所示。 片內(nèi)微處理器 PowerPC 1． PowerPC 體系結(jié)構(gòu) PowerPC 是由蘋果、 IBM 和摩托羅拉公司共同開發(fā)的微處理器結(jié)構(gòu)，采用精簡(jiǎn)指令計(jì)算架構(gòu)（ RISC），并形成了一個(gè)開放的標(biāo)準(zhǔn)。 PowerPC提供了 3 個(gè)不同層面的應(yīng)用，從下往上分別是用戶指令集結(jié)構(gòu)（ UISA）、虛擬環(huán)境結(jié)構(gòu)（ VEA）和操作環(huán)境結(jié)構(gòu)（ OEA），各層功能如表 93 所列。此外，所有的 PowerPC 都符合 UISA 規(guī)范，保證 PowerPC 對(duì)應(yīng)用程序的兼容性，而 VEA 和 OEA 則可以有不同版本。目前，在單片 FPGA芯片中 可最多集成 2個(gè)硬 PowerPC 核。此外， Xilinx的高端器件還集成了輔助處理器單元控制器（ APU），可直接控制 FPGA 架構(gòu)內(nèi)的硬件指令協(xié)處理。 圖 95 PowerPC 硬核的內(nèi)部結(jié)構(gòu)示意圖 2． Power PC 總線接口 與傳統(tǒng)的總線接口不同，由于 Power PC處理器內(nèi)核被嵌入到 FPGA芯片中，利用Xilinx的 IP植入和主動(dòng)互連技術(shù)，幾百個(gè)處理器結(jié)點(diǎn)是直接連接到 FPGA 的邏輯和存儲(chǔ)器陣列。這種直接連接的配置克服了利用總線在 FPGA 和附加外部處理器之間接口的瓶頸。為了使靈活性達(dá)到最大， CoreConnect 結(jié)構(gòu)是作為軟 IP在 FPGA 中實(shí)現(xiàn)的。此外， Power PC 還具有器件控制寄存器總線，可完成對(duì)通用外設(shè)器件寄存器的訪問。 表 94 PowerPC 寄存器列表 1）通用寄存器 PPC（ Power PC的縮寫）有 32個(gè) 32比特的通用寄存器，可通過加載指令從內(nèi)存中讀取數(shù)值或通 過存儲(chǔ)指令將數(shù)值寫入內(nèi)存。 2）專用寄存器 PPC 有豐富的 32位專用寄存器，可訪問額外的處理器資源，如計(jì)數(shù)寄存器、連接寄存器、調(diào)試資源、計(jì)數(shù)器、中斷寄存器以及其余寄存器資源等。 3）機(jī)器狀態(tài)寄存器 32比特機(jī)器狀態(tài)寄存器（ MSR）定義了 PowerPC 處理器的工作狀態(tài)，允許用戶修改。算術(shù)指令可配置 CR0，比較指令可配置所有的 CR數(shù)值。 5）芯片控制寄存器 32比特芯片控制寄存器用于配置、控制和讀取外部處理器，雖然芯片控制寄存器不是 PPC 的一部分，但仍可在特殊軟件中通過 mtdcr和 mfdcr指令來訪問。 PowerPC的指令包 括數(shù)學(xué)運(yùn)算、邏輯運(yùn)算、比較、跳轉(zhuǎn)、中斷等指令，分為 B、 D、 I、 M、 SC、 X、 XFX、 XL 以及 XO 類型，詳細(xì)的指令集見參考文獻(xiàn) [12]。 表 95 PowerPC 的指令執(zhí)行周期列表 常用的 IP核以及設(shè)備驅(qū)