altiumdesignerfpga設(shè)計(jì)指導(dǎo)altiumdesigner基于fpga嵌入式系統(tǒng)設(shè)計(jì)(參考版)
2025-05-05 23:33本頁面
【正文】 圖 29 處理器內(nèi)核 37 總結(jié) ? 以上完成了從整個(gè)基于 Altera Cyclone EP1C12 型號(hào) FPGA 項(xiàng)目工程的設(shè)計(jì)，通過將軟硬件設(shè)計(jì)方案在 NanoBoard NB1 系統(tǒng)開發(fā)板上實(shí)際運(yùn)行驗(yàn)證，再逐步優(yōu)化，反復(fù)下載驗(yàn)證，最終完成項(xiàng)目的開發(fā)。完成后如圖 28所示，其中，文本框部分為當(dāng)前的配置情況。 圖 26 與開發(fā)板建立連接 35 系統(tǒng)級(jí)設(shè)置及下載 ? 圖 27給出了當(dāng)前開發(fā)板上用到的器件，系統(tǒng)通過掃描自動(dòng)將器件顯示在界面上，另外器件上方依次有帶有指示燈的四個(gè)工作區(qū)，分別為編譯、綜合、適配，下載 四個(gè)過程，單擊每個(gè)區(qū)域則完成相應(yīng)的過程。 圖 25 器件界面 34 系統(tǒng)級(jí)設(shè)置及下載 ? 點(diǎn)擊 Live復(fù)選框，系統(tǒng)會(huì)掃描到當(dāng)前的開發(fā)板使用情況（之前請(qǐng)確認(rèn)開發(fā)板和用戶電腦已經(jīng)正確連接并且已經(jīng)上電）。重新選中 File View一項(xiàng)，將設(shè)計(jì)文件保存。 RAMS_8x1K和 TSK51A_D就建立了關(guān)聯(lián) 。 ? ，雙擊元件 TSK51A_D ，在彈出的器件屬性窗口中，在右側(cè)的Parameters for U1TSK51A_D一欄，將 ChildCore1的 Value值設(shè)置為設(shè)計(jì)中用到的RAMS_8x1K的標(biāo)注 U4（根據(jù)設(shè)計(jì)中的實(shí)際標(biāo)注而定），設(shè)置完成后點(diǎn)擊 OK。 圖 20 編譯器選項(xiàng) 28 基于 FPGA的嵌入式軟件設(shè)計(jì) ? ，在彈出窗口中選擇 Repile Embedded Project ， 編譯無誤后即可進(jìn)行系統(tǒng)級(jí)設(shè)置。i++) ? { ? __asm(nop)。 ? for(i=0。 ? for(。 圖 17 新建嵌入式工程 24 基于 FPGA的嵌入式軟件設(shè)計(jì) ? ,在彈出窗口中選擇 Add New To Project\C File,如圖 18所示 圖 18 新建嵌入式文件編輯 25 基于 FPGA的嵌入式軟件設(shè)計(jì) ? 將文件以 Test文件名保存，然后在編輯界面下輸入 C語言代碼，如圖 19 圖 19 C語言輸入 26 基于 FPGA的嵌入式軟件設(shè)計(jì) ? 代碼如下： ? void main(void) ? { unsigned char x=0。 圖 16
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1