【正文】 。 Nios 系統(tǒng)將處理器、存儲器、輸入輸出接口和其他 IP 核靈活地集成到 SOPC 設(shè)計(jì)中。 嵌入式系統(tǒng)的特點(diǎn) 嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，硬件和軟件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積和功耗等嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。 可以從以下幾個(gè)方面來理解嵌入式系統(tǒng)的含義： ? 嵌入式系統(tǒng)面向用戶、面向產(chǎn)品和面向應(yīng)用，必 須與具體應(yīng)用相結(jié)合才會具有生命力，才更具有優(yōu)勢。嵌入式系統(tǒng)與應(yīng)用緊密結(jié)合，具有很強(qiáng)的專用性。 ? 嵌入式系統(tǒng)將先進(jìn)的半導(dǎo)體技術(shù)、計(jì)算機(jī)技術(shù)和 電子技術(shù)以及各個(gè)行業(yè)的具體應(yīng)用相結(jié)合，是一個(gè)技術(shù)密集、資金密集 和不斷創(chuàng)新的知識集成系統(tǒng)。 ? 嵌入式系統(tǒng)必須根據(jù)應(yīng)用需求對硬件和軟件進(jìn)行裁剪，以滿足應(yīng)用系統(tǒng)的功能、可靠性、成本、體積和功耗等要求。比較好的發(fā)展模式是：首先建立相對通用的硬件和軟件基礎(chǔ)，然后開發(fā)出適應(yīng)各種需要的嵌入式系統(tǒng)。 同時(shí)還應(yīng)該看到，嵌入式系統(tǒng)是一個(gè)外延極廣的概念。凡是與產(chǎn)品結(jié)合在一起的具有嵌入式特點(diǎn)的系統(tǒng)都 可以稱為嵌入式系統(tǒng)。 一般而言，嵌入式系統(tǒng)和通用計(jì)算機(jī)系統(tǒng)類似，由處理器、存儲器、輸入輸出接口和設(shè)備以及軟件等部分組成。但作為專用計(jì)算機(jī)系統(tǒng)的嵌入式系統(tǒng)與通用計(jì)算機(jī)系統(tǒng)相比，具有以下幾個(gè)重要特征。 ? 系統(tǒng)簡練。由于嵌入式系統(tǒng)一般應(yīng)用于小型電子裝置，系統(tǒng)資源相對有限，所以系統(tǒng)內(nèi)核與傳統(tǒng)的系統(tǒng)相比要小得多。嵌入式系統(tǒng)一般沒有系統(tǒng)軟件和應(yīng)用軟件的明顯區(qū)分，不要求功能 的設(shè)計(jì)和實(shí)現(xiàn) 過于復(fù)雜，這既有利于控制系統(tǒng)成本，同時(shí)也有利于 保障 系統(tǒng)安全。 ? 專用性強(qiáng)。嵌入式系統(tǒng)的個(gè)性化很強(qiáng)，軟件和硬件的結(jié)合非常緊密，一般要針對硬件進(jìn)行 軟件的設(shè)計(jì)，即使在同一品牌、同一系列的產(chǎn)品中也需要根據(jù)硬件的變化和增減對軟件不斷進(jìn)行修改。同時(shí)針對不同的任務(wù)，往往需要對系統(tǒng)進(jìn)行較大更改，程序的編譯下載也要同系統(tǒng)相結(jié)合。 ? 實(shí)時(shí)操作系統(tǒng)支持。嵌入式系統(tǒng)的應(yīng)用程序可以不需要操作系統(tǒng)的支持直接運(yùn)行，但為了合理地調(diào)度多任務(wù)，充分利用系統(tǒng)資源，用戶必須自行選配實(shí)時(shí)操作系統(tǒng)（ RealTime Operating System， RTOS）開發(fā)平臺，這樣才能保證程序執(zhí)行的實(shí)時(shí)性和可靠性，減少開發(fā)時(shí)間，保障軟件質(zhì)量。 10 ? 專門開發(fā)工具支持。嵌入式系統(tǒng)本身不具備自主開發(fā)能力，即 使在設(shè)計(jì)完成以后用戶通常也不能對程序功能進(jìn)行修改，必須有一套開發(fā)工具和環(huán)境才能進(jìn)行開發(fā)。開發(fā)工具和環(huán)境一般基于通用計(jì)算機(jī)的軟硬件設(shè)備、邏輯分析儀和示波器等。 在嵌入式系統(tǒng)的軟件開發(fā)過程中，采用 C 語言將是最佳的選擇。由于匯編語言是非結(jié)構(gòu)化的語言，不能勝任 大型的 結(jié)構(gòu)化程序設(shè)計(jì)，必須采用更高級的 C 語言進(jìn)行設(shè)計(jì)。 片上系統(tǒng)和可編程片上系 統(tǒng) 隨著半導(dǎo)體技術(shù)的不斷發(fā)展，片上系統(tǒng)（ System on a Chip， SOC）成為嵌入式應(yīng)用領(lǐng)域的熱門方向之一。SOC 最大的特點(diǎn)是成功實(shí)現(xiàn)了軟硬件的無縫結(jié)合，直 接在處理器芯片內(nèi)嵌入操作系統(tǒng)的代碼模塊。此外， SOC有極高的綜合性，在一個(gè)芯片內(nèi)部運(yùn)用 VHDL 等硬件描述語言可以實(shí)現(xiàn)復(fù)雜的系統(tǒng)。 用戶使用 SOC，不需要再像傳統(tǒng)的系統(tǒng)設(shè)計(jì)一樣繪制龐大復(fù)雜的電路板，而只需要使用相應(yīng)的開發(fā)工具，將處理器、存儲器和接口邏輯集成在一起，并開發(fā)相應(yīng)的軟件，編譯仿真之后就可以直接交付芯片廠商進(jìn)行生產(chǎn)。 SOC 通常是專用集成電路（ ASIC），所以不為用戶所熟知，而且其開發(fā)周期長，生產(chǎn)成本高，產(chǎn)品不能進(jìn)行修改。隨著可編程邏輯器件（ Programmable Logic Device， PLD） 的廣泛應(yīng)用，可編程片上系統(tǒng)（ System on a Programmable Chip， SOPC）越來越多地受到人們的關(guān)注。 SOPC 是在 PLD 上實(shí)現(xiàn) SOC， PLD 的可編程性使 SOPC 的設(shè)計(jì)和實(shí)現(xiàn)非常方便。用戶可以靈活地進(jìn)行系統(tǒng)硬件和軟件設(shè)計(jì)，還可以在現(xiàn)場進(jìn)行系統(tǒng)修改。 PLD 性能的不斷提高，也使 SOPC 的性能越來越高。 Altera 是 PLD 的大型生產(chǎn)商，生產(chǎn)的 PLD 有 CPLD（ Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）和 FPGA（ Field Programmable Gate Array，現(xiàn)場可編程門陣列）兩大系列。 CPLD 和 FPGA 的結(jié)構(gòu)有所不同，但功能差別不大，作為新產(chǎn)品的 FPGA 要比早期的 CPLD 性能強(qiáng)大。 Altera 的 SOPC 嵌入式處理器（ Embedded Processor）解決方案有兩種：嵌入 ARM922T 硬核的 Excalibur器件和用于 FPGA 的可配置 Nios 嵌入式處理器軟核。 Nios 嵌入式處理器 Nios 嵌入式處理器特性 Nios 嵌入式處理器是用戶可配置的通用 RISC 嵌入式處理器，它是一個(gè)非常靈活和強(qiáng)大的處理器。 Nios處理器的易用和靈活已經(jīng)使它成為世界上最流行的嵌入式處理器。 嵌入式設(shè)計(jì)者利用 SOPC Builder 系統(tǒng)開發(fā)工具能夠很容易地創(chuàng)建自己的處理器系統(tǒng)。 SOPC Builder 可用于集成一個(gè)或多個(gè)可配置的帶有許多標(biāo)準(zhǔn)外圍設(shè)備的 Nios CPU，并利用自動形成的 Avalon 交換結(jié)構(gòu)總線將這些系統(tǒng)連接在一起。 可配置 Nios CPU 是 Nios 處理器系統(tǒng)的核心，它能夠被靈活配置而適用于各種各樣的應(yīng)用。例如一個(gè) 16位 Nios CPU，在片內(nèi) ROM 中運(yùn)行一個(gè)小程序，可以制作成一個(gè)實(shí)際的序列發(fā)生器或控制器，并且能夠代替固 定編碼的狀態(tài)機(jī)。又如一個(gè) 32 位 Nios CPU，與外圍設(shè)備、硬件加速單位和自定義指令一起，構(gòu)成一個(gè)功能強(qiáng)大的 32 位嵌入式處理器系統(tǒng)。 Nios 嵌入式處理器的獨(dú)特性（例如自定義指令和并行的多控制器 Avalon 交換結(jié)構(gòu)總線）使它不同于市場上其他的處理器軟核。這些特性允許 Nios 用戶通過用簡單的而非傳統(tǒng)的方法加速和優(yōu)化自己的設(shè)計(jì)。 32 位和 16 位 Nios 嵌入式處理器典型配置的比較如表 11 所示。 表 11 Nios 嵌入式處理器典型配置比較 特 性 32位 Nios CPU 16位 Nios CPU 數(shù)據(jù)總線 寬度 /bit 32 16 11 算術(shù)邏輯單元 （ ALU） 寬度 /bit 32 16 內(nèi)部寄存器寬度 /bit 32 16 地址總線寬度 /bit 32 16 指令長度 /bit 16 16 邏輯單元數(shù) （ LEs）（ 典型值 ） ① 1500 1000 MAXf 125MHz 125MHz 注： MAXf 其具體數(shù)值與器件結(jié)構(gòu)有關(guān) Nios 嵌入式處理器指令系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)具有以下特性： （ 1） 在 Altera FPGA 中有效實(shí)現(xiàn)。 ? 使 用最少的邏輯單元。 ? 使用最少的存儲單元。 ? 最大的時(shí)鐘速度。 （ 2） 用 SOPC Builder 容易進(jìn)行系統(tǒng)集成。 ? 簡單的存儲器接口。 ? 標(biāo)準(zhǔn)的可配置外圍設(shè)備庫。 ? 在 CPU、外圍設(shè)備和存儲器之間自動形成 Avalon 交換結(jié)構(gòu)接口邏輯電路。 （ 3） 為編譯嵌入式軟件優(yōu)化指令系統(tǒng)結(jié)構(gòu)。 ? 靈活的尋址方式。 ? 大容量內(nèi)部寄存器組的有效利用。 ? 快速的中斷處理。 （ 4） 硬件加速模塊。 ? 有效算法實(shí)現(xiàn)。 ? MSTEP 指令：單步乘法單元。 ? MUL 指令：快速整數(shù)乘法單元。 Nios 嵌入式處理器支持 Altera 主流 FPGA 的全部系列，器件支持如表 12 所示。 表 12 Nios 嵌入式處理器器件支持 器 件 說 明 Stratix II 最高的性能，最高的密度，大量的存儲資源，特性豐 富的平臺 Stratix GX 最高的性能結(jié)構(gòu)，高速串行收發(fā)器 Cyclone 低成本，替代 ASIC，適用于價(jià)格敏感的應(yīng)用 APEX II 高密度，高性能，支持高速差分 I/O標(biāo)準(zhǔn) Mercury 高性能，高帶寬，中密度，包括時(shí)鐘數(shù)據(jù)恢復(fù)支持 Excalibur 高性能，處理器硬核解決方案 APEX 20K/KE/KC 高性能，中到高密度 FLEX 10K/KE 低成本，低到中密度 ACEX 1K 低成本，低到中密度 HardCopy 高密度，大批量 ASIC替換器件 隨著超過 1 萬個(gè) Nios 開發(fā)套件的交付使用， Nios 嵌入式處理器已經(jīng)成為嵌入式處理器軟核的標(biāo)準(zhǔn)。 Nios 嵌入式處理器的系統(tǒng)組件、開發(fā)工具和開發(fā)平臺如表 13 所示。 表 13 Nios 嵌入式處理器系統(tǒng)組件、開發(fā)工具和開發(fā)平臺 系 統(tǒng) 組 件 開 發(fā) 工 具 開 發(fā) 平 臺 CPU SOPC Builder 開發(fā)套件 Avalon 交換結(jié)構(gòu)總線 Quartus II 設(shè)計(jì)軟件 軟件授權(quán) 12 外圍 設(shè)備 GNUPro嵌入式軟件開發(fā)工具 片內(nèi)調(diào)試模塊 第三方工具 Nios 嵌入式處理器系統(tǒng) 組件 Nios 嵌入式處理器系統(tǒng)包括一個(gè)或多個(gè) Nios CPU、 Avalon 交換結(jié)構(gòu)總線和其他組件。 Altera 的 SOPC Builder 系統(tǒng)開發(fā)工具可以自動生成這些組件以及連接它們的總線。 下列組件可用于生成基于 Nios 處理器的嵌入式系統(tǒng)： ? Nios CPU。 ? Avalon 總線。 ? 外圍設(shè)備和存儲器接口。 ? 片內(nèi)調(diào)試模塊。 設(shè)計(jì)者能夠使用 SOPC Builder 設(shè)計(jì) Nios 處理器系統(tǒng)，如圖 11 所示 。 以太網(wǎng) DRA M JT AG 接口 F P GA Nio s CP U CPU 數(shù)據(jù)緩存 指令緩存 片內(nèi)調(diào)試模塊 DMA 控制器 A v a lo n 交換 結(jié)構(gòu) 總線 數(shù)據(jù) 存儲器 程序 存儲器 S DRA M 控制器 P IO UA R T 10 M / 1 0 0M 以太網(wǎng) 圖 11 Nios處理器系統(tǒng) Nios 處理器系統(tǒng)包含帶指令和數(shù)據(jù)高速緩存的 Nios CPU、片內(nèi)調(diào)試模塊、直接存儲器存取 （ DMA） 控制器、常用外圍設(shè)備 （ PIO、 UART、以太網(wǎng)端口和存儲器接口等 ） 和并行多控制器 Avalon 交換結(jié)構(gòu)總線。 Avalon 交換結(jié)構(gòu)總線 Avalon 交換結(jié)構(gòu)總線是 Altera 開發(fā)的用于 Nios 嵌入式處理器的參數(shù)化接口總線，由一組預(yù)定義的信號組成，用戶用這些信號可以連接一個(gè)或多個(gè) IP 模塊。 Altera 的 SOPC Builder 系統(tǒng)開發(fā)工具自動地產(chǎn)生 Avalon交換結(jié)構(gòu)總線邏輯。 Avalon 交換結(jié)構(gòu)總線需要極小的 FPGA 資源，提供完全的同步操作，它的重要特性有： ? 簡單的基于向?qū)У呐渲谩? ? 并行的多控制器。 ? 多達(dá) 4GB 的地址空間。 ? 同步接口。 ? 嵌入的地址譯碼。 ? 帶延遲的讀寫操作。 ? 數(shù)據(jù)流處理。 ? 動態(tài)的外圍設(shè)備接口大小。 （ 1）簡單的基于向?qū)У呐渲? 13 Altera 的 SOPC Builder 系統(tǒng)開發(fā)工具中易于使用的圖形用戶界面引導(dǎo)用戶進(jìn)行增加外圍設(shè)備、指定控制器和從屬設(shè)備關(guān)系以及定義存儲地址等操作。 Avalon 交換結(jié)構(gòu)總線按照用戶從向?qū)Ы缑娴妮斎胱詣有纬伞? （ 2）并行的多控制器 Nios 開發(fā)者可以按照自己的特殊操作需要?jiǎng)?chuàng)建自定義的系統(tǒng)總線結(jié)構(gòu)，優(yōu)化自己的系統(tǒng)數(shù)據(jù)流。 Avalon交換結(jié)構(gòu)總線支持所有總線控制器的并行事務(wù)處理，并自動地為共享外圍設(shè)備和存儲器接口進(jìn)行仲裁。另外，直接存儲器存取 （ DMA） 設(shè)備能被用于與其從屬設(shè)備一起提供總線控制能力。 在傳統(tǒng)的總線中，單個(gè)仲裁器控制一個(gè)或多個(gè)總線控制器跟總線從屬設(shè)備進(jìn)行通信，由于每次只能有一個(gè)控制器可以存取系統(tǒng)總線而形成帶寬瓶頸，如圖 12 所示。 瓶頸 控制器 1 （ 系統(tǒng) CP U ） 控制器 2 （ D M A 控制器 ） 控制器 從屬設(shè)備 仲裁器 系統(tǒng)總線 UA R T P IO 程序 存儲器 數(shù)據(jù) 存儲器 圖 12 傳統(tǒng)總線結(jié)構(gòu) Avalon 交換結(jié)構(gòu)總線使用從屬設(shè)備側(cè)仲裁技術(shù)，使并行多控制器操作最大限度地提高系統(tǒng)性能。如果多個(gè)控制器同時(shí)存取從屬設(shè)備，則由從屬設(shè)備側(cè)仲裁決定哪一個(gè)控制器得到從屬設(shè)備的存取權(quán)，如圖 13 所示。 A v a lo n 總線 控制器 1 （ 系統(tǒng) CP U ） 控制器 2 （ D M A 控制器 ） 控制器 從屬設(shè)備 仲裁器 UA R T P IO 程序 存儲器 數(shù)據(jù) 存儲器 圖 13 并行多控制器 Avalon 交換總線結(jié)構(gòu) 在這樣的系統(tǒng)中，快速以太網(wǎng)等高速外圍設(shè)備可以在不暫停 CPU 的情況下直接存取數(shù)據(jù)存儲器。 通過允許獨(dú)立于 CPU 的存儲器存取， Avalon 交換結(jié)構(gòu)總線優(yōu)化了數(shù) 據(jù)處理過程，提高了系統(tǒng)吞吐量。 （ 3）多達(dá) 4GB 的地址空間 存儲器和外圍設(shè)備可