【正文】 I 基于 FPGA的嵌入式系統(tǒng)設(shè)計(jì) II 摘 要 本文設(shè)計(jì)完成的 是 基于 FPGA 的嵌入式系統(tǒng)開(kāi)發(fā)板 ，它可以完成 FPGA、嵌入式系統(tǒng)和 SOPC 等的設(shè)計(jì)和 開(kāi)發(fā)。 開(kāi)發(fā)板以 Altera 公司的 Cyclone 系列 FPGA— EP1C6 為核心， 在其外圍擴(kuò)展FLASH、 SRAM、 A/D、 D/A、鍵盤(pán)、 LED 顯示、 LCD 顯示、 串口通信 、 VGA 接口、PS2 接口 和 USB 接口 等器件，使其成為一個(gè)完整的嵌入式開(kāi)發(fā)系統(tǒng)， 系統(tǒng)采用模塊化設(shè)計(jì)，各個(gè)模塊之間可以自由組合，使得該 開(kāi)發(fā)板 的靈活性 和可擴(kuò)展性 大大提高 。同時(shí) 開(kāi)發(fā)板所提供的 豐富的接口模塊，供人機(jī)交互 和器件間通信使用 ， 方便了開(kāi)發(fā)者的設(shè)計(jì)和系統(tǒng)的嵌入 ， 可以 滿(mǎn)足普通高等院校、科研人員等的需求 。 開(kāi)發(fā)者可以使用 VHDL 語(yǔ)言、 Verilog HDL 語(yǔ)言、原理圖輸入等多種方式 進(jìn)行邏輯電路和 功能模塊設(shè)計(jì) ， 也可以 利用 Altera 公司提供的 IP 資源和 Nios 16/32 位處理器開(kāi)發(fā)嵌入式系統(tǒng)，借助 QuartusII 和 Nios SDK Shell 軟件進(jìn)行編譯 、 下載，并通過(guò) 本嵌入式系統(tǒng)開(kāi)發(fā)板 進(jìn)行 調(diào)式和 結(jié)果驗(yàn)證。 關(guān)鍵詞 ：嵌入式系統(tǒng)， Nios 嵌入式處理器， SOPC， FPGA III ABSTRACT The thesis pletes a design of an embedded system development board based on development board can plete the design of FPGA,embeded system,SOPC and so on. The development board is based on Altera Cyclone device— EP1C6， the board extends several peripheral devices such as,FLASH,SRAM, A/D,D/A,LED,LCD,keyboard,serial port,VGA interface,PS2 interface, USB interface and so the devices constitute an integrated embeded development system. The development board offers us plenty of interfaces to meet the need of the device munication and the intermunion between human and puter,which makes the design and the embedding of the system more Nios Development Board can meet the need of scientific researchers and other college researchers. The developers can use VHDL,Verilog HDL,schematic input mode and so on to design logic circuit and function block,they can alse use the IP core and Nios microprocessor which are offered by Altera to develop embedded systems. The developers can utilize QuartusⅡ and Nios SDK Shell to pile and download,then they can use this development board to debug and validate the result. KEY WORDS: embeded system, Nios embeded CPU， SOPC， FPGA IV 目 錄 摘 要 ......................................................... II ABSTRACT ...................................................... III 目 錄 ......................................................... IV 前 言 .......................................................... 8 第 1 章 緒 論 .................................................... 9 嵌入式系統(tǒng)概述 ........................................... 9 嵌入式系統(tǒng)的特點(diǎn) ................................ 9 片上系統(tǒng)和可編程片上系統(tǒng) ....................... 10 Nios 嵌入式處理器 ....................................... 10 Nios 嵌入式處理器特性 .......................... 10 Nios 嵌入式處理器系統(tǒng)組件 ....................... 12 Avalon 交換結(jié)構(gòu)總線(xiàn) ............................ 12 第 2 章 Nios 嵌入式系統(tǒng)開(kāi)發(fā)板整體分析 ........................... 15 V 系統(tǒng)設(shè)計(jì)目標(biāo) ........................................... 15 系統(tǒng)設(shè)計(jì)原理 ........................................... 15 開(kāi)發(fā)板組件與理論分析 ................................... 16 開(kāi)發(fā)板電路設(shè)計(jì)原理圖與 PCB 布線(xiàn)圖 ....................... 18 第 3 章 Nios 嵌入式系統(tǒng)開(kāi)發(fā)板硬件開(kāi)發(fā) .......................... 20 硬件開(kāi)發(fā)環(huán)境概述 ....................................... 20 FPGA： EP1C6QC240C8 的特性和電路設(shè)計(jì) ..................... 20 特性和封裝 .................................... 20 引腳說(shuō)明 ...................................... 20 工作條件 ...................................... 21 串行配置器件： EPCS1 的特性和電路設(shè)計(jì) .................... 21 Cyclone FPGA 的配置 ............................ 21 串行配置器件： EPCS1/EPCS4 ...................... 22 EPCS1 的電路設(shè)計(jì) ............................... 23 SRAM： IDT71V016 的特性和電路設(shè)計(jì) ........................ 23 器件特性 ...................................... 24 IDT71V016 工作方式 ............................. 24 IDT71V016 的電路設(shè)計(jì) ........................... 25 FLASH： AM29LV800B 的特性和電路設(shè)計(jì) ...................... 26 器件特性 ...................................... 26 VI 器件工作方式描述 .............................. 27 AM29LV800 總線(xiàn)操作 ............................. 28 AM29LV800 的電路設(shè)計(jì) ........................... 28 第 4 章 Nios 嵌入式系統(tǒng)開(kāi)發(fā)板調(diào)試 ............................... 30 片內(nèi) RAM、 ROM 調(diào)試 ...................................... 30 GERMS 監(jiān)控調(diào)試 .......................................... 35 擴(kuò)展 SRAM 調(diào)試 .......................................... 39 擴(kuò)展 FLASH 調(diào)試 ......................................... 41 第 5 章 利用 Nios 嵌入式系統(tǒng)開(kāi)發(fā)板完成 DDS 的設(shè)計(jì) ................ 44 理論分析 ............................................... 44 利用開(kāi)發(fā)板實(shí)現(xiàn)的優(yōu)點(diǎn) ................................... 45 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) .......................................... 46 參數(shù)選取 ...................................... 46 系統(tǒng)設(shè)計(jì) ...................................... 46 系統(tǒng)實(shí)現(xiàn) ...................................... 46 第 6 章 總 結(jié) ................................................... 48 主要工作總結(jié) ........................................... 48 結(jié)論 ................................................... 48 VII 改進(jìn)意見(jiàn) ............................................... 48 8 前 言 FPGA 的特點(diǎn)及其發(fā)展趨勢(shì) ： 嵌入式系統(tǒng) ， 是一個(gè)面向應(yīng)用、技術(shù)密集、資金密集、不可壟斷的產(chǎn)業(yè)，隨著各個(gè)領(lǐng)域應(yīng)用需求的多樣化，嵌入式設(shè)計(jì)技術(shù)和芯片技術(shù)也經(jīng)歷著一次又一次的革新。雖然 ASIC 的成本很低，但設(shè)計(jì)周期長(zhǎng)、投入費(fèi)用 高、風(fēng)險(xiǎn)較大，而可編程邏輯器件（ Programmable Logical Device， PLD）設(shè)計(jì)靈活、功能強(qiáng)大，尤其是高密度現(xiàn)場(chǎng)可編程邏輯器件（ Field Programmable Gate Array,FPGA）其設(shè)計(jì)性能已完全能夠與 ASIC 媲美，而且由于 FPGA 的逐步普及，其性能價(jià)格比已足以與 ASIC 抗衡。因此， FPGA在嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域已占據(jù)著越來(lái)越重要的地位。 可編程片上系統(tǒng)（ SOPC）是一種特殊的嵌入式系統(tǒng)： 首先它是片上系統(tǒng)（ SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程 系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。 SOPC結(jié)合了 SOC和 FPGA各自的優(yōu)點(diǎn)，一般具備以下基本特征： ? 至少包含一個(gè)嵌入式處理器內(nèi)核 ? 具有小容量片內(nèi)高速 SRAM資源 ? 豐富的 IP Core資源可供選擇 ? 足夠的片上可編程邏輯資源 ? 處理器調(diào)試接口和 FPGA編程接口 ? 可能包含部分可編程模擬電路 ? 單芯片、低功耗、微封裝 本文設(shè)計(jì)完成的 是 基于 FPGA 的嵌入式系統(tǒng)開(kāi)發(fā)板 ，它可以完成 FPGA、嵌入式系統(tǒng)、 SOPC 的設(shè)計(jì)和開(kāi)發(fā)。 9 第 1 章 緒 論 嵌入式系統(tǒng) 是嵌入到對(duì)象體系中的專(zhuān)用計(jì)算機(jī)系統(tǒng)， 包括硬件和軟件兩 大 部分。硬件包括處理器、存儲(chǔ)器 、輸入輸出接口和外部設(shè)備 等 ， 軟件包括系統(tǒng)軟件 和應(yīng)用軟件， 嵌入式系統(tǒng) 的系統(tǒng)軟件和應(yīng)用軟件緊密結(jié)合。 嵌入式處理器 是 嵌入式系統(tǒng)的核心 ，有硬核和軟核之分。常用的 嵌入式處理器 硬核有 ARM、 MIPS、PowerPC、 Intel x86 和 Motorola 68000 等； Altera 公司開(kāi)發(fā)的 Nios 是 16/32 位嵌入式處理器軟核。和硬核相比，軟核的使用靈活方便。 Nios 嵌入式處理器是可配置的通用 RISC 處理器，可以很容易地與用戶(hù)邏輯相結(jié)合，集成到 Altera FPGA器件中。 Nios 具有 16 位指令系統(tǒng)，用戶(hù)可選擇 16 位或 32 位數(shù)據(jù)寬度和可靈活配置的標(biāo)準(zhǔn)外圍設(shè)備及軟件庫(kù)