課程設(shè)計---4位二進制全加器全減器-其他專業(yè)(參考版)
2025-01-23 02:11本頁面
【正文】 。 結(jié)束。 h3: fadd_v port map (a=A(3),b=B(3),ci=N3,s=S(3),co=cout)。 h1: fadd_v port map (a=A(1),b=B(1),ci=N1,s=S(1),co=N2)。 architecture x of add4_v is signal N1,N2,N3: std_logic。 cout :out std_logic)。 entity add4_v is port (A,B:in std_logic_vector(3 downto 0)。 use 。 END add_v。 s,co : OUT STD_LOGIC)。 END COMPONENT。 PACKAGE add_v IS COMPONENT hadd_v PORT( a, b : IN STD_LOGIC。為程序包，加入全加，半加兩個實例 LIBRARY ieee。 編譯通過。 co=temp(1)。a)+b+ci。039。 architecture a of fadd_v is signal temp :std_logic_vector(1 downto 0)。 s,co :out std_logic)。 use 。 library ieee。 end a。 s=temp(0)。amp。 begin SUM_4 10 SUM_3 13 SUM_1 4 SUM_2 1 C4 9 B4 11 A4 12 B3 15 A3 14 B2 2 A2 3 B1 6 A1 5 C0 7 1 3 7 B4 B3 B2 B1 a2 a1 a3 74LS283 2 4 CIN SELECT temp=(39。 end hadd_v。 entity hadd_v is port(a,b: in std_logic。 use 。 二、 軟件程序的設(shè)計 本設(shè)計采用 Verilog HDL 語言的所設(shè)計的 4位二進制全加器進行仿真，下面是具體的 Verilog HDL 程序： 第一步：建一 VHD 程序，
高考資料相關(guān)推薦
鄂ICP備17016276號-1