【正文】 用示波器對測試波形進行顯示，用頻率計來測量輸出信號頻率，用毫伏表來測量輸出信號幅值，用失真儀來測量輸出波形的失真度；數(shù)據(jù)如表61，表62，表63所示。如果存在問題，QuartusⅡ軟件提供了調(diào)試觀察工具SignalTapⅡ，通過JTAG口可以對FPGA內(nèi)部信號進行實時觀察發(fā)現(xiàn)、定位問題，進行在線邏輯分析[]，對FPGA中存在的邏輯錯誤進行修復(fù)。通過仿真能發(fā)現(xiàn)問題，及時修正，使設(shè)計進度加快，有利于可靠性的提高。THS4001是一片高速運放，用來構(gòu)成LPF。按鍵LED指示電路是由八個按鍵和16個LED燈組成，工作原理從略，其原理圖和PCB圖見附錄E。 end endcaseend 電壓幅值顯示模塊的設(shè)計,最大幅值為6V，所以只需兩段LED數(shù)碼管顯示即可。 end default:begin seg=739。 end 239。 end 239。 end 239。 endalways (scan_clk,seg1,seg2,seg3,seg4)begin case(scan_clk) 239。只要刷新率大于48Hz,根據(jù)人眼的視覺暫留效應(yīng)，人感覺數(shù)碼管上的數(shù)據(jù)就是常亮的。 頻率顯示模塊的設(shè)計頻率顯示模塊主要由頻率控制字處理模塊和四位七段數(shù)碼管驅(qū)動模塊組成。 按鍵消抖電路狀態(tài)圖按鍵消抖電路采用狀態(tài)機描述和實現(xiàn)，其狀態(tài)轉(zhuǎn)換圖。 相位寄存器REG1模塊 相位寄存器REG1的仿真波形 按鍵消抖模塊設(shè)計按鍵抖動如果不加處理會造成邏輯混亂，消抖的關(guān)鍵是提取按鍵信號穩(wěn)定的電平(可以是低電平或高電平)狀態(tài)，然后濾除穩(wěn)定電平前后的抖動脈沖。輸出信號頻率為，頻率控制字決定了輸出信號的頻率，根據(jù)奈奎斯特抽樣定理， ；前面已經(jīng)分析過，輸出頻率應(yīng)該滿足。正弦查詢表由一個周期正弦波的幅度值構(gòu)成，每個地址對應(yīng)正弦波中0~2π范圍的一個相位點。 幅值控制狀態(tài)圖相位累加器相是DDS系統(tǒng)的關(guān)鍵，它的構(gòu)成是一個N位相位寄存器和一個N位字長的二進制加法器。設(shè)計目標的頻率精度是1Hz，而相位累加器的位數(shù)N是32位，系統(tǒng)的時鐘頻率是100M Hz，根據(jù)式（312）， Hz，由此可以得出，要實現(xiàn)設(shè)計目標的頻率精度是1Hz的要求，頻率控制字的大小應(yīng)該是43的倍數(shù)。按鍵消抖模塊顯示控制模塊各種波形查表模塊DATHS5651控制模塊總控制電路模塊數(shù)字乘法器模塊DATHS5651顯示模 塊按鍵輸入低通濾波器FPGA 系統(tǒng)框圖 FPGA的設(shè)計 系統(tǒng)控制模塊的設(shè)計系統(tǒng)控制模塊的構(gòu)成主要有相位累加器、幅值控制電路、頻率控制電路和波形選擇電路。根據(jù)時序圖可知，DAC鎖存DATA是在CLK的上升沿，轉(zhuǎn)換后的模擬信號在下一個時鐘輸出。從好用、夠用及成本考慮，選擇10bit的DACTHS5651。ⅡPPGA系列的特性。CycloneⅡ器件是A1tera公司在2004年6月推出的，采用90nm、低k值電解質(zhì)工藝。 DDS不同抖動注入方式實際上，在高頻DDS電路系統(tǒng)中，影響DDS頻譜質(zhì)量的決定因素是DAC的非線性。 抖動注入技術(shù)。下面是三種常用的方法[][]： 增加波形存儲器的有效容量根據(jù)式(351)可以知道，每減少一位相位舍位，雜散會改善約6dB。另外，由于DAC的非線性和LPF的非理想特性，DDS的輸出頻譜也將受到影響。 理想情況下DDS的輸出頻譜特性 非理想情況下DDS的頻譜特性DDS的工程實際應(yīng)用中，它的輸出信號頻譜所包含的雜散部分不僅分布圖在某些頻率點（），有時還會分布在整個頻率范圍內(nèi)。 從式(316)可以得知展成傅立葉級數(shù)后，第根譜線的頻率值為： (323) 同時根據(jù)式(322)，只有當，那么其對應(yīng)的譜線幅值才不為零，所以可以得到下式： (324) 第根譜線的幅值為： (325) 所以在DDS系統(tǒng)中，DAC輸出信號的傅立葉展開式是： (326) 根據(jù)式(325)和式(326)，DAC的輸出信號頻譜中除了主頻外，還有分布在等頻率兩邊處的非諧波分量，它們的幅值包絡(luò)是一個函數(shù)。如果波形存儲器輸出的幅度序列是，這個幅度序列是相位累加器的輸出尋址得到的，那么的周期也是，假設(shè)重建信號為余弦信號，可表示為： (315)經(jīng)過DAC轉(zhuǎn)換后為余弦波階梯波，用來表示，那么的周期為，其中 是DDS系統(tǒng)的參考時鐘周期。對DDS輸出特性的分析成為獲得低雜散輸出信號的必要條件。正弦查詢表根據(jù)輸入的地址碼查表輸出對應(yīng)的正弦波幅度信號，經(jīng)過DAC的轉(zhuǎn)換，輸出模擬量。每來一個時鐘fc，相位寄存器增加一個步長M。 正弦波形的采樣及系統(tǒng)時鐘頻率形成： DDS原理框圖 DDS的頻率分析 設(shè)時鐘Clock的頻率為fc，設(shè)頻率控制字M的位寬為 k 位，數(shù)據(jù)的總寬度為 N 位，若累加器按步進為1 的累加直至溢出一遍的頻率為： （38）若以 M 點為步長，產(chǎn)生的信號頻率則為： （39） 相位寄存器每經(jīng)過 M N / 2 個fc時鐘后回到原來開始的狀態(tài)，對應(yīng)地正弦查詢表也經(jīng)過一個輪回返回到原來開始的位置，整個 DDS 電路系統(tǒng)就可以輸出一個正弦波。DDS系統(tǒng)的參考時鐘源通常是一個具有高穩(wěn)定性的晶體振蕩器，整個系統(tǒng)的各個組成部分提供同步時鐘。 直接數(shù)字頻率合成基礎(chǔ)。我們從（32）式中可以知道，信號的頻率取決于相位函數(shù)的斜率；從（35）式中可以知道，兩次抽樣之間的相位增量決定了相位函數(shù)斜率。DDS技術(shù)不是先對模擬信號進行抽樣然后再恢復(fù)；而是假定已經(jīng)完成抽樣過程，并且抽樣值已經(jīng)量化得到，然后如何通過某種途徑把已經(jīng)量化得到的數(shù)值重建恢復(fù)出原始信號。 DDS理論可行性與大多數(shù)的數(shù)字信號處理技術(shù)一樣，DDS技術(shù)的理論基礎(chǔ)是奈圭斯特抽樣定理?；贚UT的實現(xiàn)方法都是從相位的角度出發(fā)完成頻率合成，基于LUT的實現(xiàn)方法在獲取正、余弦函數(shù)值的方式是“靜態(tài)的”，預(yù)先將一個周期的正弦值存入LUT中，以相位累加器的輸出作為地址獲取相應(yīng)的正弦值；基于LUT的實現(xiàn)方法在設(shè)計時需要考慮相位累加器的位寬、LUT的深度與LUT的寬度，這兩者對系統(tǒng)性能起著至關(guān)重要的作用?；贗IR濾波器的實現(xiàn)方法從本質(zhì)上而言就是設(shè)計一個IIR濾波器，硬件結(jié)構(gòu)非常簡潔，需要占用乘法器資源。顯然，此方案使得整體結(jié)構(gòu)緊湊，有效地節(jié)省了存儲空間。仍以前述為例，假定此時相位累加器的步進值位寬為12bit，其中，整數(shù)部分為8bit，小數(shù)部分為4bit，從而，誤差有了明顯的減小。由于LUT的地址位寬為8bit(這取決于LUT的深度)，那么采用8bit表示整型數(shù)據(jù)64是沒有問題的。K又可稱為頻率控制字，改變K即可改變輸出頻率。相位累加器的步進值K決定了DDS的輸出頻率。 相位累加器位寬為4bit時LUT存儲的數(shù)據(jù)地址數(shù)據(jù)0000sin(0)0001sin(2π/16)0011sin(2π基于查表法（LUT）。此時。 利用IIR濾波器產(chǎn)生正弦波該濾波器輸出與輸入之間的關(guān)系可表示為： （21）在z域可表示為： （22）從而其傳遞函數(shù)可表示為：（23）上式中，p1和p2是該濾波器的極點，且滿足， 。[][]。(4)目標器件的編程下載。(2)進行邏輯綜合和優(yōu)化。具體步驟如下。其他引腳可以用做時鐘引腳，但信號需要通過其他邏輯結(jié)構(gòu)。這些I/O結(jié)構(gòu)支持高速協(xié)議，傳送速率達到每秒百兆位甚至千兆位。5. 嵌入式乘法器現(xiàn)代FPGA器件中另一類專用資源模塊是嵌入式乘法器。存儲器模塊就是特殊的專用模塊，可以配置為不同類型的存儲器。根據(jù)設(shè)計需要，器件中未使用的I/O引腳可以被設(shè)置為開漏或者三態(tài)。除了基本輸入、輸出及雙向信號，I/O引腳還支持多種I/O標準，包括多種最新的低電壓高速標準。這類互連的長度固定，跨過一定數(shù)量的LAB，或者整個器件。老款的非FPGA器件是無法實現(xiàn)的。進位比特可以來自LAB中的其他LE，也可以來自器件中的其他LAB。寄存器的異步控制信號，如清位、復(fù)位或者預(yù)設(shè)等，都可以由其他邏輯產(chǎn)生，也可以來自I/O引腳。 查找表(LUT)結(jié)構(gòu)示意圖復(fù)用器輸入可以被設(shè)置為高或者低邏輯電平。 LE包括3個主要部分：查找表(LUT)、進位邏輯和輸出寄存器邏輯。 FPGA系統(tǒng)結(jié)構(gòu)和資源[[] 王杰，王誠，謝龍漢. Xilinx FPGA/CPLD設(shè)計手冊[M].北京:人民郵電出版社，2011] [[] 羅苑棠. CPLD/FPGA 常用模塊與綜合系統(tǒng)設(shè)計實例精講[M].北京:電子工業(yè)出版社，2005] [] FPGA內(nèi)部資源結(jié)構(gòu)圖由于技術(shù)的進步，產(chǎn)生了百萬級的FPGA，同時為了照顧用戶的特殊需求，現(xiàn)在包含了4種可編程資源，即位于芯片內(nèi)部的可編程邏輯單元(LE)、位于芯片四周的可編程I/O、分布在芯片各處的可編程布線資源和片內(nèi)嵌入式存儲器塊RAM。FPGA是一種半定制電路[[] 張亮，沈沛意，肖瀟等. 基于 Xinlinx FPGA 的多核嵌入式系統(tǒng)設(shè)計基礎(chǔ)[M].西安:西安電子科技大學(xué)出版社，2011]，可以歸屬于ASIC。數(shù)字集成電路經(jīng)歷了由小中規(guī)模到超大規(guī)模及專用集成電路(ASIC)的發(fā)展歷程，其本身的變化就是翻天覆地的。借助于直接數(shù)字頻率合成(DDS)技術(shù)，人們又研制出了任意波形發(fā)生器(AWG)。 單芯片DDS介紹近年來，DDS技術(shù)獲得了長足的進步，在跳頻通信、電子對抗、自動控制和儀器設(shè)備等領(lǐng)域得到了廣泛的應(yīng)用，如美國模擬器件(AnalogDevices)公司的AD985x、AD995x系列單片DDS。 DDS的缺點當然DDS也存在一些缺點，主要表現(xiàn)如下： (1)DDS系統(tǒng)輸出信號頻率的高端相對于現(xiàn)在的一些高頻應(yīng)用場合（比如3G通信等）來說是比較低的，輸出信號頻率的高端一般在幾十MHZ至400MHz左右。DDS系統(tǒng)可以方便地實現(xiàn)線性調(diào)頻、FSK/PSK/GMSK等調(diào)制。(5)相位噪聲小。DDS系統(tǒng)輸出信號頻率轉(zhuǎn)換時間可達納秒(ns)數(shù)量級。國內(nèi)任意波形發(fā)生器的研制開發(fā)始從上世紀90年代，經(jīng)過努力，近年來取得了可喜的成果。ADC 測試(模擬數(shù)字轉(zhuǎn)換器測試)、抖動裕量測試。33503A BenchLink Waveform Builder Pro軟件可快速輕松地定制波形。高達 72dBc 典型值的諧波失真 (HD)。Agi1ent公司最新出品的M8190A 12GSa/s 任意波形發(fā)生器主要特性與技術(shù)指標如下：[[] Agilent Technologies. M8190A 12 GSa/s 任意波形發(fā)生器[EB/OL]．]精密的任意波形發(fā)生器，提供兩個 DAC 設(shè)置：14 位分辨率，高達 8GSa/s。在保證信號發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標的同時，實現(xiàn)對輸出信號的頻率、相位和幅值的數(shù)字控制是現(xiàn)代信號發(fā)生器的發(fā)展方向。 Verilog 目錄摘 要................................................................................................................................IAbstract...............................................................................................................................I第一章 緒論.....................................................................................................................1 引言.....................................................................................................................1 國內(nèi)外現(xiàn)狀.........................................................................................................1 國外信號發(fā)生器現(xiàn)狀...............................................................................1 國外信號發(fā)生器現(xiàn)狀................................................................................2 DDS的優(yōu)劣勢...............................................