利用pwm控制技術(shù)實現(xiàn)直流電機的速度控制-資料下載頁
2025-07-15 20:37本頁面
【導讀】生活中起著越來越重要的作用，因此，對直流電機的研究有著積極的意義。以來，直流電機被廣泛應用于調(diào)速系統(tǒng)中，而且一直在調(diào)速領(lǐng)域占據(jù)主導地位，并且由于直流電機具有優(yōu)良的起動、制動性能，宜于在廣泛范圍內(nèi)平。利用FPGA可編程芯片實現(xiàn)對直流電機。PWM控制器的設(shè)計，對直流電機轉(zhuǎn)速進行控制。用VHDL語言編程實現(xiàn)直流電。機PWM控制器的PWM產(chǎn)生模塊、轉(zhuǎn)向調(diào)節(jié)模塊等功能。抖動，能夠便于觀察。端接設(shè)定值計數(shù)器的輸出，另一端接鋸齒波發(fā)生器輸出。轉(zhuǎn)速脈沖信號通過去抖電路送入頻率計，并在數(shù)碼管顯示。硬件電路簡單，所用器件少，但精度不易滿足，產(chǎn)生調(diào)控范圍小，難以。完全達到設(shè)計要求，故采用第4種方案。高電平，由此產(chǎn)生周期性的PWM波形。如上圖所示：輸入端D_STP接按鍵2調(diào)節(jié)速度的大小，CLK5輸入的的信號，
【正文】 SPY=CQ。 END。 頻率計 FRE_CNT10： LIBRARY IEEE。 USE 。 USE 。 ENTITY FRE_CNT10 IS PORT( CLK_1HZ:IN STD_LOGIC。 FREQ:IN STD_LOGIC。 D_OUT0:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 D_OUT1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) )。 END FRE_CNT10。 ARCHITECTURE FRE OF FRE_CNT10 IS SIGNAL CLK_2HZ:STD_LOGIC。 SIGNAL CLR,LOAD,C_EN:STD_LOGIC。 SIGNAL CNT0,CNT1:STD_LOGIC_VECTOR(3 DOWNTO 0)。 16 BEGIN PROCESS(CLK_1HZ,CLK_2HZ,LOAD) BEGIN IF RISING_EDGE(CLK_1HZ) THEN CLK_2HZ=NOT CLK_2HZ。 END IF。 LOAD=NOT CLK_2HZ。 END PROCESS。 PROCESS(CLK_1HZ,CLR,CLK_2HZ) BEGIN IF CLK_1HZ=39。039。 AND CLK_2HZ=39。039。 THEN CLR=39。139。 ELSE CLR=39。039。 END IF。 END PROCESS。 PROCESS(CLK_2HZ,FREQ,CLR) BEGIN IF CLR=39。139。 THEN CNT0=(OTHERS=39。039。)。 ELSIF CLK_2HZ=39。139。 THEN IF RISING_EDGE(FREQ) THEN IF CNT0=1001 THEN CNT0=0000。C_EN=39。139。 ELSE CNT0=CNT0+39。139。C_EN=39。039。 END IF。 END IF。 END IF。 END PROCESS。 PROCESS(CLK_2HZ,CLR,C_EN) BEGIN IF CLR=39。139。 THEN CNT1=(OTHERS=39。039。)。 ELSIF CLK_2HZ=39。139。 THEN IF RISING_EDGE(C_EN) THEN 17 IF CNT1=1001 THEN CNT1=0000。 ELSE CNT1=CNT1+39。139。 END IF。 END IF。 END IF。 END PROCESS。 PROCESS(LOAD,CNT0) BEGIN IF RISING_EDGE(LOAD) THEN D_OUT0=CNT0。 D_OUT1=CNT1。 END IF。 END PROCESS。 END。 頂層文件 18 管腳鎖定 19 速度顯示 20 21 評 語 22 成績：
研究報告相關(guān)推薦
鄂ICP備17016276號-1