高速pcb設(shè)計(jì)指南之二-資料下載頁
2025-07-12 10:20本頁面
【導(dǎo)讀】一個可行的解決方案，它同時(shí)滿足這些產(chǎn)品更高功能與性能的要求。為便攜式產(chǎn)品的高密度。電路設(shè)計(jì)應(yīng)該為裝配工藝著想。當(dāng)為今天價(jià)值推動的市場開發(fā)電子產(chǎn)品時(shí)，性能與可靠性是最優(yōu)先考慮的。市場上競爭，開發(fā)者還必須注重裝配的效率，因?yàn)檫@樣可以控制制造成本。進(jìn)步和不斷增長的復(fù)雜性正產(chǎn)生對更高密度電路制造方法的需求?？墒牵雇磥?，一些已經(jīng)在供應(yīng)微型旁路孔、序列組裝電路板的公司正大量投資來。這些公司認(rèn)識到便攜式電子產(chǎn)品對更小封裝的目前趨勢。單是通信與個人計(jì)算產(chǎn)。品工業(yè)就足以領(lǐng)導(dǎo)全球的市場。進(jìn)一步的財(cái)政決定必須考慮產(chǎn)品將。較脆弱的引腳元件，如０．５０與０．４０ｍｍ０．０２０″。能在維護(hù)一個持續(xù)的裝配工藝合格率方面向裝配專家提出一個挑戰(zhàn)。們受到可生產(chǎn)性水平和與電鍍、腐蝕、裝配或其它條件有關(guān)的公差的限制。阻焊層的使用和在阻焊與導(dǎo)體圖案之間的對齊定位有關(guān)。在元件封裝特征上允許最大與最小或至少的材料條件。
【正文】 對兩個（子）電路塊間的每一塊信號路徑，無論是模擬的還是數(shù)字的，都可以用三種傳輸線來表示，如圖 1 所示，其中阻抗可從表 1 得到。 TTL 邏輯電路由高電平向低電平轉(zhuǎn)換時(shí)，吸收電流會大于電源電流以，在這種情況下 ，通常將傳輸線定義在 Vcc 和 S 之間，而不是 VEE 和 S 之間。通過采用鐵氧體磁環(huán)可完全控制信號線和信號回路線上的電流。 在平行導(dǎo)體情況下，傳輸線的特征阻抗會因?yàn)殍F氧體而受到影響，而在同軸電纜的情況下，鐵氧體只會對電纜的外部參數(shù)有影響。 因此，相鄰線路應(yīng)盡可能細(xì)，而上下排列的則相反（通常距離小于 樹脂的厚度）。布線應(yīng)使每條信號線和它的信號回路盡可能靠近（信號和電源布線均適用）。如果傳輸線導(dǎo)體間耦合不夠，可采用鐵氧體磁環(huán)。 （三）、 IC的去耦 通常 IC 僅通過電容來 達(dá)到去耦的目的，因?yàn)殡娙莶⒉焕硐耄詴a(chǎn)生諧振。在大于諧振頻率時(shí)，電容表現(xiàn)得象個電感，這就意味著 di/dt 受到了限制。電容的值由 IC 管腳間允許的電源電壓波動來決定，根據(jù)資深設(shè)計(jì)人員的實(shí)踐經(jīng)驗(yàn)，電壓波動應(yīng)小于信號線最壞狀況下的噪聲容限的 25％，下面公式可計(jì)算出每種邏輯系列輸出門電路的最佳去耦電容值： I=cdV/dt 表 2 給出了幾種邏輯系列門電路在最壞情況下信號線噪聲的容限，同時(shí)還給出每個輸出級應(yīng)加的去耦電容 。 圖 4： PCB上環(huán)路的輻射 對快速邏輯電路來說，如 果去耦電容含有很大串聯(lián)電感（這種電感也許是由電容的結(jié)構(gòu)、長的連接線或 PCB的印制線路造成的），電容的值可能不再有用。這時(shí)則需要在盡可能靠近IC 管腳的地方加入另外一個小陶瓷電容（ 100100Pf） ,與 LF去耦電容并聯(lián)。陶瓷電容的諧振頻率（包括到 IC 電源管腳的線路長度）應(yīng)高于邏輯電路的帶寬 [1/()],其中， τr 是邏輯電路中電壓的上升時(shí)間。 如果每個 IC 都有去耦電容，信號回路電流可選擇最方便的路徑， VEE 或者 VCC，這可以由傳送信號的線路和電源線路間的互耦來決定。 在兩個去耦電容（ 每個 IC 一個）和電源線路形成的電感 Ltrace 之間，會形成串聯(lián)諧振電路，這種諧振只可以發(fā)生在低頻（＜ 1MHz＝或諧振電路的 Q 值較低（＜ 2＝的情況下。 通過將高射頻損耗扼流線圈串聯(lián)在 Vcc 網(wǎng)絡(luò)和要去耦的 IC中，可使諧振頻率保持在 1MHz以下，如果射頻損耗太低可通過并聯(lián)或串聯(lián)電阻來補(bǔ)償（圖 2）。 扼流線圈應(yīng)該總是采用封閉的內(nèi)芯，否則它會成為一個射頻發(fā)射器或磁場鐵感應(yīng)器。 例如： 1MHz*1μHz Z1= Rs= Q2 Rp= 大于諧 振頻率時(shí)， 傳輸線 的特征阻抗 Z0（此時(shí)將 IC 的阻抗看作電源負(fù)載）等于： Z0 =（ Ltrace/Cdecoupling）的平方根 去耦電容的串聯(lián)電感和連接線路的電感對射頻電源電流分配沒有多大影響，比如采用了一個 1μH扼流線圈的情況。但它仍然會決定 IC 電源管腳間的電壓波動，表 3 給出了電源信噪容限為 25％時(shí)，推薦的最大電感值 2 所建議的去耦方法，兩個 IC 間的傳輸線數(shù)量從 3 條減少到了 1 條（見圖 3）。 因此，對每個 IC 采用適當(dāng)?shù)娜ヱ罘椒ǎ?Lchoke+ 一條傳輸線。 對于 τr3ns 的高速邏輯電路，與去耦電容串聯(lián)的全部電感必須要很低（見表 3）。與電源管腳串聯(lián)的 50mm 印制線路相當(dāng)于一個 50hH 電感，與輸出端的負(fù)載（典型值為 50pF）一起決定了最小上升時(shí)間為 。如要求更快的上升時(shí)間，就必須縮短去耦電容的引腳。長度（最好無引腳）并縮短 IC 封裝的引腳，例如可以用 IC 去耦電容，或最好采用將（電源）管腳在中間的 IC 與很小的 3E 間距（ DIL）無引腳陶瓷電容相結(jié)合等方法來達(dá)到這一目的，也可以用帶電源層和接地層的多層電路板。另外采用電源管腳在中間的 SO 封裝 還可得到進(jìn)一步的改善。但是，使用快速邏輯電路時(shí)，應(yīng)采用多層電路板。 （四）、根據(jù)輻射決定環(huán)路面積 無終點(diǎn)傳輸線的反射情況決定了線路的最大長度。由于對產(chǎn)品的 EM 輻射有強(qiáng)制性要求，因此環(huán)路區(qū)域的面積和線路長度都受到限制，如果采用非屏蔽外殼，這種限制將直接由 PCB來實(shí)現(xiàn)。 注意：如果在異步邏輯電路設(shè)計(jì)中采用串聯(lián)端接負(fù)載，必須要注意會出現(xiàn)準(zhǔn)穩(wěn)性，特別是對稱邏輯輸入電路無法確定輸入信號是高還是低，而且可能會導(dǎo)致非定義輸出情況。 圖 3：正確的去耦電路塊。 對于頻域中的邏輯信號，頻譜的 電流幅度在超出邏輯信號帶寬（ =1/）的頻率上與頻率的平方成反比。用角頻率表示，環(huán)路的輻射阻抗仍隨頻率平方成正比。因而可計(jì)算出最大的環(huán)路面積，它由時(shí)鐘速率或重復(fù)速率、邏輯信號的上升時(shí)間或帶寬以及時(shí)域的電流幅度決定。電流波形由電壓波形決定，電流半寬時(shí)間約等于電壓的上升時(shí)間。 電流幅度可用角頻率（ =1/）表示為： I(f)=. τr/T 其中： I=為時(shí)域電流幅度； T=為時(shí)鐘速率的倒數(shù)，即周期； τr為電壓的上升時(shí)間，約等于電流半寬時(shí)間 τH。 從這一等式可計(jì)算出某 種邏輯系列電路在某一時(shí)鐘速率下最大環(huán)路面積，表 5 給出了相應(yīng)的環(huán)路面積。最大環(huán)路面積由時(shí)鐘速率、邏輯電路類型（ =輸出電流）和 PCB上同時(shí)存在的開關(guān)環(huán)路數(shù)量 n 決定。 如果所用的時(shí)鐘速率超過 30MHz，就必須要采用多層電路板，在這種情況下，環(huán)氧樹脂的厚度與層數(shù)有關(guān)，在 60 至 300μm 之間。只有當(dāng) PCB上的高速時(shí)鐘信號的數(shù)量有限時(shí)，通過采用層到層的線路進(jìn)行仔細(xì)布線，也可在雙層板上得到可以接受的結(jié)果。 注意：在這種情況下，如采用普通 DIL 封裝，則會超過環(huán)路面積的限制，一定要有另外的屏蔽措施和適當(dāng)?shù)臑V波。 所有連接到其它面板及部件的連接頭必須盡可能相互靠近放置，這樣在電纜中傳導(dǎo)的共模 電流就不會流入 PCB電路中的線路，另外， PCB上參考點(diǎn)間的電壓降也無法激勵（天線）電纜。 為避免這種共模影響，必須使靠近接頭的參考地和 PCB上電路的接地層、接地網(wǎng)格或電路參考地隔開，如果可能，這些接地片應(yīng)接到產(chǎn)品的金屬外殼上。從這個接地片上，只有高阻器件如電感、電阻、簧片繼電器和光耦合器可接在兩個地之間。所有的接頭要盡可能靠近放置，以防止外部電流流過 PCB上的線路或參考地。 （五）、電纜及接頭的正確選擇 電纜的選擇由流過電纜的信號幅度和頻率成分決定。對于位于產(chǎn)品外部的電纜來說，如果傳送 10kHz 以上時(shí)鐘速率的數(shù)據(jù)信號，則一定要用到屏蔽（產(chǎn)品要求），屏蔽部分應(yīng)在電纜的兩端連接到地（金屬外殼產(chǎn)品），這樣能確保對電場和磁場都進(jìn)行屏蔽。 如果用的是分開接地，則應(yīng)連到 接頭地 而不是 電路地 。 如果時(shí)鐘速率在 10kHz 到 1MHz 之間，并且邏輯電路的上升時(shí)間盡可能保持低，將可以得到 80％以上的光覆蓋或小于 10Nh/m 的轉(zhuǎn)移阻抗。如果時(shí)鐘速率超過 1MHz 時(shí)，就需要更好的屏蔽電纜。 通常，除同軸電纜外 ，電纜的屏蔽不應(yīng)用作為信號回路。 通過在信號輸入 /輸出和地 /參考點(diǎn)之間串入無源濾波器以減少射頻成分，可以不必采用高質(zhì)量屏蔽和相應(yīng)接頭。好的屏蔽電纜應(yīng)配備合適的連接頭。
公司管理相關(guān)推薦
鄂ICP備17016276號-1