freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

高速pcb設(shè)計(jì)指南之二(文件)

 

【正文】 用是超密間距QFP元件。 使用熱風(fēng)均勻法,錫/鉛在上阻焊層之后涂鍍?cè)陔娐钒迳稀W鳛榭刂圃诿荛g距元件的安裝座上均勻錫膏量的方法,表面必須盡可能地平整。 按照IPC-2221標(biāo)準(zhǔn)《印制板設(shè)計(jì)的通用標(biāo)準(zhǔn)》,推薦的無(wú)電鍍鎳厚度是2. 5-5.0 μm (至少1.3 μm ),而推薦的浸金厚度為0.08-0.23 μm。例如用錫/鉛涂層,板插入熔化的焊錫中,然后抽出和用強(qiáng)風(fēng)將多余的錫/鉛材料去掉。 作為阻止裸銅安裝座和旁通孔/測(cè)試焊盤上氧化增長(zhǎng)的一個(gè)方法,將一種特殊的保護(hù)劑或阻化劑涂層應(yīng)用到板上。多次暴露的能力是重要的。一些供應(yīng)商感覺(jué)方法之間的成本差 別占總的單位成本中的很小部分,所以界不界定是不重要的。 每一個(gè)電鍍和涂鍍工藝都有其優(yōu)點(diǎn)與缺點(diǎn)。焊盤表面涂層可以是電鍍的或涂敷的,但必須考慮裝配工藝與經(jīng)濟(jì)性。在北美,HASL工藝傳統(tǒng)上主宰PCB工業(yè),但是表面的均勻性難于控制。 阻焊層( sldermask)要求 阻焊層在控制回流焊接工藝期間的焊接缺陷中的角色是重要的,PCB設(shè)計(jì)者應(yīng)該盡量減小焊盤特征周圍的間隔或空氣間隙。多數(shù)表面貼裝的PCB以阻焊層覆蓋,但是阻焊層的涂敷,如果 厚度大于0.04mm(0.0015 ″),可能影響錫膏的應(yīng)用。很少公司提供薄到可以滿足密間距標(biāo)準(zhǔn)的干薄膜,但是有幾家公司可以提供液體感光阻焊材料。 結(jié)論 密間距 (fine-pitch )、BGA和CSP的裝配工藝可以調(diào)整到滿足可接受的效率水平,但是彎曲的引腳和錫膏印刷的不持續(xù)性經(jīng)常給裝配工藝合格率帶來(lái)麻煩。用戶化的或?qū)S玫模桑每梢跃徑猓校茫碌臇鸥裣拗?,但是較高的I/O數(shù)與較密的引腳間距一般都會(huì)迫使設(shè)計(jì)者使用更多的電路層,因此增加PCB制造的復(fù)雜性與成本。雖然密間距的芯片規(guī)模 (chip scale )與芯 片大小的元件被看作是新出現(xiàn)的技術(shù),但是主要的元件供應(yīng)商和幾家主要的電子產(chǎn)品制造商已經(jīng)采用了一兩種CSP的變化類型。 ( 2)布線時(shí),電源線和地線 要盡量粗。 ( 4)對(duì)單片機(jī)使用電源監(jiān)控及看門狗電路,如: IMP809, IMP706, IMP813, X25043, X25045 等,可大幅度提高整個(gè)電路的抗干擾性能。例如在數(shù)字電路中,當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí),就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流,形成瞬變的噪聲電壓。 ●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和 ROM、 RAM 等存儲(chǔ)型器件,應(yīng)在芯片的電源線( Vcc)和地線( GND)間直接接入去耦電容。 設(shè)計(jì)之前,可根據(jù)下列條件選擇最經(jīng)濟(jì)的 PCB形式: 對(duì) EMC 的要求 設(shè)計(jì)成本 根據(jù)輸出信號(hào)的轉(zhuǎn)換情況, SVCC、 SVEE 及 VEEVCC 之間的傳輸線需要表示出來(lái),如圖 1 所示。 圖 1:顯示三種特定傳輸線的(數(shù)字) IC 之間典型互聯(lián)圖 圖 2: IC 去耦電路。 對(duì)兩個(gè)(子)電路塊間的每一塊信號(hào)路徑,無(wú)論是模擬的還是數(shù)字的,都可以用三種傳輸線來(lái)表示,如圖 1 所示,其中阻抗可從表 1 得到。 因此,相鄰線路應(yīng)盡可能細(xì),而上下排列的則相反(通常距離小于 樹脂的厚度)。在大于諧振頻率時(shí),電容表現(xiàn)得象個(gè)電感,這就意味著 di/dt 受到了限制。這時(shí)則需要在盡可能靠近IC 管腳的地方加入另外一個(gè)小陶瓷電容( 100100Pf) ,與 LF去耦電容并聯(lián)。 通過(guò)將高射頻損耗扼流線圈串聯(lián)在 Vcc 網(wǎng)絡(luò)和要去耦的 IC中,可使諧振頻率保持在 1MHz以下,如果射頻損耗太低可通過(guò)并聯(lián)或串聯(lián)電阻來(lái)補(bǔ)償(圖 2)。 因此,對(duì)每個(gè) IC 采用適當(dāng)?shù)娜ヱ罘椒ǎ?Lchoke+ 一條傳輸線。長(zhǎng)度(最好無(wú)引腳)并縮短 IC 封裝的引腳,例如可以用 IC 去耦電容,或最好采用將(電源)管腳在中間的 IC 與很小的 3E 間距( DIL)無(wú)引腳陶瓷電容相結(jié)合等方法來(lái)達(dá)到這一目的,也可以用帶電源層和接地層的多層電路板。由于對(duì)產(chǎn)品的 EM 輻射有強(qiáng)制性要求,因此環(huán)路區(qū)域的面積和線路長(zhǎng)度都受到限制,如果采用非屏蔽外殼,這種限制將直接由 PCB來(lái)實(shí)現(xiàn)。用角頻率表示,環(huán)路的輻射阻抗仍隨頻率平方成正比。 從這一等式可計(jì)算出某 種邏輯系列電路在某一時(shí)鐘速率下最大環(huán)路面積,表 5 給出了相應(yīng)的環(huán)路面積。 注意:在這種情況下,如采用普通 DIL 封裝,則會(huì)超過(guò)環(huán)路面積的限制,一定要有另外的屏蔽措施和適當(dāng)?shù)臑V波。所有的接頭要盡可能靠近放置,以防止外部電流流過(guò) PCB上的線路或參考地。 如果時(shí)鐘速率在 10kHz 到 1MHz 之間,并且邏輯電路的上升時(shí)間盡可能保持低,將可以得到 80%以上的光覆蓋或小于 10Nh/m 的轉(zhuǎn)移阻抗。好的屏蔽電纜應(yīng)配備合適的連接頭。 通常,除同軸電纜外 ,電纜的屏蔽不應(yīng)用作為信號(hào)回路。對(duì)于位于產(chǎn)品外部的電纜來(lái)說(shuō),如果傳送 10kHz 以上時(shí)鐘速率的數(shù)據(jù)信號(hào),則一定要用到屏蔽(產(chǎn)品要求),屏蔽部分應(yīng)在電纜的兩端連接到地(金屬外殼產(chǎn)品),這樣能確保對(duì)電場(chǎng)和磁場(chǎng)都進(jìn)行屏蔽。 為避免這種共模影響,必須使靠近接頭的參考地和 PCB上電路的接地層、接地網(wǎng)格或電路參考地隔開(kāi),如果可能,這些接地片應(yīng)接到產(chǎn)品的金屬外殼上。 如果所用的時(shí)鐘速率超過(guò) 30MHz,就必須要采用多層電路板,在這種情況下,環(huán)氧樹脂的厚度與層數(shù)有關(guān),在 60 至 300μm 之間。電流波形由電壓波形決定,電流半寬時(shí)間約等于電壓的上升時(shí)間。 圖 3:正確的去耦電路塊。但是,使用快速邏輯電路時(shí),應(yīng)采用多層電路板。與電源管腳串聯(lián)的 50mm 印制線路相當(dāng)于一個(gè) 50hH 電感,與輸出端的負(fù)載(典型值為 50pF)一起決定了最小上升時(shí)間為 。 例如: 1MHz*1μHz Z1= Rs= Q2 Rp= 大于諧 振頻率時(shí), 傳輸線 的特征阻抗 Z0(此時(shí)將 IC 的阻抗看作電源負(fù)載)等于: Z0 =( Ltrace/Cdecoupling)的平方根 去耦電容的串聯(lián)電感和連接線路的電感對(duì)射頻電源電流分配沒(méi)有多大影響,比如采用了一個(gè) 1μH扼流線圈的情況。 如果每個(gè) IC 都有去耦電容,信號(hào)回路電流可選擇最方便的路徑, VEE 或者 VCC,這可以由傳送信號(hào)的線路和電源線路間的互耦來(lái)決定。dV/dt 表 2 給出了幾種邏輯系列門電路在最壞情況下信號(hào)線噪聲的容限,同時(shí)還給出每個(gè)輸出級(jí)應(yīng)加的去耦電容 。如果傳輸線導(dǎo)體間耦合不夠,可采用鐵氧體磁環(huán)。通過(guò)采用鐵氧體磁環(huán)可完全控制信號(hào)線和信號(hào)回路線上的電流。 邏輯電路噪聲容限 (二)、信號(hào)線路及其信號(hào)回路 傳送信號(hào)的線路要與其信號(hào)回路盡可能 靠近,以防止這些線路包圍的環(huán)路區(qū)域產(chǎn)生輻射,并降低環(huán)路感應(yīng)電壓的磁化系數(shù)。對(duì) MOS 而言 IOL=IOH,而對(duì) TTL 而言 IOL> IOH. 功能 /邏輯類型 ZO(Ω) 電源(典型值) << 10 ECL 邏輯 50 TTL 邏輯 100 HC(T)邏輯 200 表 1:幾種信號(hào)路徑的傳輸線阻抗 ZO。電磁屏蔽的成本 當(dāng)采用非屏蔽外殼產(chǎn)品結(jié)構(gòu)時(shí),尤其要注意產(chǎn)品的整體成本 /元器件封裝 /管腳樣式、 PCB形式、電磁場(chǎng)屏蔽、構(gòu)造和組
點(diǎn)擊復(fù)制文檔內(nèi)容
公司管理相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1