【正文】 （五）、電纜及接頭的正確選擇 電纜的選擇由流過電纜的信號(hào)幅度和頻率成分決定。 注意：如果在異步邏輯電路設(shè)計(jì)中采用串聯(lián)端接負(fù)載，必須要注意會(huì)出現(xiàn)準(zhǔn)穩(wěn)性，特別是對(duì)稱邏輯輸入電路無法確定輸入信號(hào)是高還是低，而且可能會(huì)導(dǎo)致非定義輸出情況。陶瓷電容的諧振頻率（包括到 IC 電源管腳的線路長度）應(yīng)高于邏輯電路的帶寬 [1/()],其中， τr 是邏輯電路中電壓的上升時(shí)間。 圖 3：正確的去耦電路塊 表 2：去耦電容 Cdec..的推薦值。 ●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。在較小封裝概念中的這種迅速增長是必須的，它滿足產(chǎn)品開發(fā)商對(duì)減小產(chǎn)品尺寸、增加功能并且提高性能的需求。表面貼裝ＰＣＢ，特別是那些使用密間距元件的，都要求一種低輪廓感光阻焊層。設(shè)計(jì)者與制造工程師必須通過試驗(yàn)或工藝效率評(píng)估仔細(xì)地權(quán)衡每一個(gè)因素。溫度沖擊可能導(dǎo)致基板結(jié)構(gòu)的脫層、損壞電鍍孔和可能影 響長期可靠性的缺陷。例如，ＴＡＢ (ｔａｂｌｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ )元件可能具有小于０．２５ｍｍ的引腳間距。該點(diǎn)必須沒有阻焊層，以保證攝相機(jī)可以快速識(shí)別。雖然較大間距的ＢＧＡ將接納電路走線的焊盤之間的間隔，較高Ｉ／Ｏ的元件將依靠電鍍旁路孔來將電路走到次表面層。依順材料的獨(dú)特結(jié)合使元件能夠忍受極端惡劣的環(huán)境。下面的例子代表為將來的標(biāo)準(zhǔn)考慮的一些其它變量。芯片模塊 “面朝上 ”的結(jié)構(gòu)通常是當(dāng)供應(yīng)商正在使用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（內(nèi)插器）技術(shù)時(shí)才采用的。 圖二、帶狀翅形引腳元件的 IEC 標(biāo)準(zhǔn)定義了三種可能的變量以滿足用戶的應(yīng)用 焊盤特性 最大一級(jí) 中等二級(jí) 最小三級(jí) 腳趾 焊盤突出 腳跟 焊盤突出 側(cè)面 焊盤突出 開井余量 圓整因素 最近 最近 最近 表二、平帶 L 形與翅形引腳 (大于 的間距 ) (單位 :mm) 如果這些焊盤的用戶希望對(duì)貼裝和焊接設(shè)備有一個(gè)更穩(wěn)健的工藝條件，那么分析中的個(gè)別元 素可以改變到新的所希望的尺寸條件。 該標(biāo)準(zhǔn) 為用于貼裝各種引腳或元件端子的焊盤定義了最大、中等和最小材料情況。這些公司認(rèn)識(shí)到便攜式電子產(chǎn)品對(duì)更小封裝的目前趨勢。單是通信與個(gè)人計(jì)算產(chǎn)品工業(yè)就足以領(lǐng)導(dǎo)全球的市場。除非另外標(biāo)明，這個(gè)標(biāo)準(zhǔn)將所有三中 “希望目標(biāo) ”標(biāo)記為一級(jí)、二級(jí)或三級(jí)。這包括元件、板或貼裝精度的擴(kuò)散，以及最小的焊接點(diǎn)或焊盤突出的期望（表３，４，５和６）。 元件構(gòu)造，以及在其制造中使用的材料結(jié)合，不在這個(gè)工業(yè)標(biāo)準(zhǔn)與指引中定義。 球間距與球尺寸將也會(huì)影響電路布線效率。這種封裝已經(jīng)由一些主要的ＩＣ制造商用來滿足具有廣泛運(yùn)作環(huán)境的應(yīng)用。表七所示的焊盤幾何形狀推薦一個(gè)與名義標(biāo)準(zhǔn)接觸點(diǎn)或球的直徑相等或稍小的直徑。除了基準(zhǔn)點(diǎn)目標(biāo)外，電路板必須包含一些定位孔，用于二次裝配有關(guān)的操作。通過在這些座上提供７００－８００ μ″的錫／鉛合金，裝配專家可以上少量的助焊劑、貼裝零件和使用加熱棒、熱風(fēng)、激光或軟束 線光源來回流焊接該元件。 Ｎｉ／Ａｕ涂鍍，雖然應(yīng)力較小，但不是所有電路板制造商都有的一種技術(shù)。在指定ＰＣＢ制造是必須考慮的問題都有經(jīng)濟(jì)以及工藝上的平衡。阻焊材料必須通過液體 濕 工藝或者干薄膜疊層來使用。 第二篇 抗干擾 3（部分） 3 提高敏感器件的抗干擾性能 提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對(duì)干擾噪聲 的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。 第四篇 電磁兼容性和 PCB 設(shè)計(jì)約束（缺具體數(shù)據(jù)） PCB布線對(duì) PCB的電磁兼容性影響很大，為了使 PCB上的電路正常工作，應(yīng)根據(jù)本文所述的約束 條件來優(yōu)化布線以及元器件 /接頭和某些 IC 所用去耦電路的布局 （一）、 PCB 材料的選擇 通過合理選擇 PCB的材料和印刷線路的布線路徑，可以做出對(duì)其它線路耦合低的傳輸線。 邏輯電路噪聲容限 （二）、信號(hào)線路及其信號(hào)回路 傳送信號(hào)的線路要與其信號(hào)回路盡可能 靠近，以防止這些線路包圍的環(huán)路區(qū)域產(chǎn)生輻射，并降低環(huán)路感應(yīng)電壓的磁化系數(shù)。 如果每個(gè) IC 都有去耦電容，信號(hào)回路電流可選擇最方便的路徑， VEE 或者 VCC，這可以由傳送信號(hào)的線路和電源線路間的互耦來決定。 圖 3：正確的去耦電路塊。對(duì)于位于產(chǎn)品外部的電纜來說，如果傳送 10kHz 以上時(shí)鐘速率的數(shù)據(jù)信號(hào)，則一定要用到屏蔽（產(chǎn)品要求），屏蔽部分應(yīng)在電纜的兩端連接到地（金屬外殼產(chǎn)品），這樣能確保對(duì)電場和磁場都進(jìn)行屏蔽。所有的接頭要盡可能靠近放置，以防止外部電流流過 PCB上的線路或參考地。由于對(duì)產(chǎn)品的 EM 輻射有強(qiáng)制性要求，因此環(huán)路區(qū)域的面積和線路長度都受到限制，如果采用非屏蔽外殼，這種限制將直接由 PCB來實(shí)現(xiàn)。這時(shí)則需要在盡可能靠近IC 管腳的地方加入另外一個(gè)小陶瓷電容（ 100100Pf） ,與 LF去耦電容并聯(lián)。 圖 1：顯示三種特定傳輸線的（數(shù)字） IC 之間典型互聯(lián)圖 圖 2： IC 去耦電路。 ●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和 ROM、 RAM 等存儲(chǔ)型器件，應(yīng)在芯片的電源線（ Vcc）和地線（ GND）間直接接入去耦電容。雖然密間距的芯片規(guī)模 (ｃｈｉｐ ｓｃａｌｅ )與芯 片大小的元件被看作是新出現(xiàn)的技術(shù)，但是主要的元件供應(yīng)商和幾家主要的電子產(chǎn)品制造商已經(jīng)采用了一兩種ＣＳＰ的變化類型。多數(shù)表面貼裝的ＰＣＢ以阻焊層覆蓋，但是阻焊層的涂敷，如果 厚度大于０．０４ｍｍ（０．００１５ ″），可能影響錫膏的應(yīng)用。 每一個(gè)電鍍和涂鍍工藝都有其優(yōu)點(diǎn)與缺點(diǎn)。例如用錫／鉛涂層，板插入熔化的焊錫中，然后抽出和用強(qiáng)風(fēng)將多余的錫／鉛材料去掉。 通常要求預(yù)處理安裝座的應(yīng)用是超密間距ＱＦＰ元件。雖然形狀和尺寸可以對(duì)不同的應(yīng)用分別對(duì)待，但是大多數(shù)設(shè)備制造商都認(rèn)同１．０ｍｍ（０．０４０ ″）直徑的實(shí)心點(diǎn)。如前面所說的，ＢＧＡ的焊盤一般是圓 形的、阻焊界定或腐蝕 阻焊脫離焊盤 界定的。 μＢＧＡ使用一種高級(jí)的聚酰胺薄膜作為其基體結(jié)構(gòu)，并且使用半加成銅電鍍工藝來完成芯片上鋁接合座與聚酰胺內(nèi)插器上球接觸座之間的互連。 封裝尺寸范圍從４．０－２１．０ｍｍ，總的高度 (定義為 “薄 的輪廓 ”)限制到從貼裝表面最大為１．２０ｍｍ。在技術(shù)引線排列時(shí)的另一個(gè)要面對(duì)的問題是芯片的方向 芯片模塊的焊盤向上或向下 。如圖二所示，最小的焊接點(diǎn)或焊盤突出是隨著公差變量而增加的（表二） 。 ２ )．一些方程式可用來改變給定的信息，以達(dá)到一個(gè)更穩(wěn)健的焊接連接，這是用于一些特殊的情況，在這些情況中用于貼裝或安裝設(shè)備比在決定焊盤細(xì)節(jié)時(shí)所假設(shè)的精度有或多或少的差別?？墒?，展望未來，一些已經(jīng)在供應(yīng)微型旁路孔、序列組裝電路板的公司正大量投資來擴(kuò)大能力。 高密度電子產(chǎn)品的開發(fā)者越來越受到幾個(gè)因素 的挑戰(zhàn)：物理 復(fù)雜元件上更密的引腳間隔 、財(cái)力 貼裝必須很精密 、和環(huán)境 許多塑料封裝吸潮，造成裝配處理期間的破裂 。 一級(jí) ：最大 － 用于低密度產(chǎn)品應(yīng)用， “最大 ”焊盤條件用于波峰或流動(dòng)焊接無引腳的片 狀元件和有引腳的翅形元件。 用于焊盤的輪廓公差方法的方式