【正文】 因此，當 Zuken收購 Incases 公司后， Incases 的并行布局技術(shù)使 Zuken獲益非淺。球間距已低至 1mm，并且還會繼續(xù)降低，導致封裝件信號線不可能采用傳統(tǒng) 布線工具來引出。在一定時間內(nèi)僅依賴手動布線來實現(xiàn)這 600對布線是不可能的，因此自動布線工具必不可少?，F(xiàn)在的自動布線工具功能非常強大，通常可完成 100%的布線。 無論關(guān)鍵信號的數(shù)量有多少，首先對這些信號進行布線，手動布線或結(jié)合自動布線工具均可。認真考慮設計要求是成功布線的重要一步。但專用的 EDA 工具并不能產(chǎn)生理想的結(jié)果，也不能達到 100%的布通率，而且很亂 ，通常還需花很多時間完成余下的工作。值得注意的是串聯(lián)終端匹配的IC 采用了信號轉(zhuǎn)換的反射模型。這樣將降低 “Ldi/dt”表達式中的 “L”項。 IC 芯片中電源和地管腳的合理分布不僅能夠降低 EMI，而且可以極大地改善地彈反射 (ground bounce)效果。 一般來說，在 IC 封裝設計中，降低電感并且增大信號與對應回路之間或者電源與地之間電容是選擇集成電路芯片過程的首選考慮。 IC 封裝在電磁干擾控制中 的作用 IC 封裝通常包括：硅基芯片、一個小型的內(nèi)部 PCB 以及焊盤。而如果 IC 的上升時間為 500ps，那么該電路的最高 EMI 發(fā)射頻率將高達700MHz。： ； :； 群： 高速 PCB 設計指南之八 第一篇 掌握 IC 封裝的特性以達到最佳 EMI抑制性能 將去耦電容直接放在 IC封裝內(nèi)可以有效控制 EMI并提高信號的完整性，本文從 IC 內(nèi)部封裝入手，分析 EMI 的來源、 IC 封裝在 EMI 控制中的作用，進而提出 11 個有效控制 EMI 的設計規(guī)則，包括封裝選擇、引腳結(jié)構(gòu)考慮、輸出驅(qū)動器以及去耦 電容的設計方法等，有助于設計工程師在新的設計中選擇最合適的集成電路芯片，以達到最佳 EMI 抑制的性能。眾所周知，電路中的每一個電壓值都對應一定的電流，同樣每一個電流都存在對應的電壓。硅基芯片安裝在小型的 PCB 上，通過綁定線實現(xiàn)硅基芯片與焊盤之間的連接，在某些封裝中也可以實現(xiàn)直接連接。舉例來說，小間距的表面貼裝與大間距的表面貼裝工藝相比，應該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的 IC芯片，而這兩種類型的表面貼裝工藝封裝的 IC 芯片都優(yōu)于過孔引線類型的封裝。當驅(qū)動傳輸線的器件試 圖將傳輸線下拉到邏輯低時，地彈反射卻仍然維持該傳輸線在邏輯低閾值電平之上，地彈反射可能導致電路的失效或者故障。由于 IC 器件的上升時間越來越快，在設計 PCB 板時唯一可以實施的辦法是盡可能地縮短去耦電容到 IC 輸出級之間的分布路徑。而在實際應用中如果沿傳輸線方向分布有多個負載，并且有非常嚴格的時序要求，這時串聯(lián)終端匹配就可能不起作用。 現(xiàn)在市面上流行的 EDA 工具軟件很多，但除了使用的術(shù)語和功能鍵的位置不一樣外都大同小異，如何用這些工具更好地實現(xiàn) PCB 的設計呢？在開始布線之前對設計進行認真的分析以及對工具軟件進行認真的設置將使設計更加符合要求。 元件的布局 為最優(yōu)化裝配過程，可制造性設計 (DFM)規(guī)則會對元件布局產(chǎn)生限制。關(guān)鍵信號通常必須通過精心的電路設計才能達到期望的性能。但是當自動布線工具未完成全部信號布線時，就需對余下的信號進行手動布線。 盡管與幾年前相比，當今設計中的節(jié)點 ()數(shù)目沒有大的改變，只是硅片復雜性有所增加，但是設計中重要節(jié)點的比例大大 增加了。目前有兩種方法可解決這個問題：一是通過球下面的孔將信號線從下層引出；二是采用極細布線和自由角度布線在球柵陣列中找出一條引線通道。 三 維布局 3D 工具針對目前應用日益廣泛的異形和定形板進行布局布線。 同順序算法技術(shù)相比，并行布局技術(shù)能實現(xiàn)更好的自動布局效果。 高密度器件 最新的高密度系統(tǒng)級芯片采用 BGA 或 COB 封裝，管腳間距日益減小。例如，在幾年前，一般的電路板僅需 6 個差分對來進行布線，而現(xiàn)在則需 600 對。但隨之而來的是很多信號布線需要手動干預。如圖 2a 和圖 2b 所示，通過對挑選出的網(wǎng)絡 ()進行手動布線并加以固定，可以形成自動布線時可依據(jù)的路徑。規(guī)則涉及印制線寬度、過孔的最大數(shù)量、平行度、信號線之間的相互影響以及層的限制，這些規(guī)則對布線工 具的性能有很大影響。為了解決設計上的困難，加快產(chǎn)品的上市，現(xiàn)在很多廠家傾向于采用專用 EDA 工具來實現(xiàn) PCB 的設計。當 IC 的輸出阻抗同傳輸線的阻抗匹配時，就可以認為這樣的傳輸線實現(xiàn)了 “串聯(lián)終端匹配 ”。降低電源總線上電壓下降的一種可行的辦法是縮短去耦電容到 IC 輸出級之間的分布路徑。因此設計工程師必須熟悉設計中使用的 IC芯片邏輯系列，了解它們的相關(guān)工作情況。而選擇這種材料將導致 IC 芯片整體成本的增加，因而采用這種工藝技術(shù)的芯片并不常見，但是只要這種將硅基芯片與載體 PCB 直接連接的 IC 存在并且在設計方案 中可行，那么采用這樣的 IC 器件就是較好的選擇。 由于 IC 管腳以及內(nèi)部電路都是電源總線的一部分，而且吸納電流和輸出信號的上升時間也在一定程度上取決于 IC 的工藝技術(shù)，因此選擇合適的 IC 就可以在很大程度上控制上述公式中提到的所有三個要素。 從上述公式中不難看出，如果電路 的開關(guān)頻率為 50MHz，而采用的集成電路芯片的上升時間是 1ns，那么該電路的最高 EMI 發(fā)射頻率將達到 350MHz，遠遠大于該電路的開關(guān)頻率。 現(xiàn)有的系統(tǒng)級 EMI控制技術(shù)包括： （ 1） 電路封閉在一個 Faraday 盒中 (注意包含電路的機械封裝應該密封 )來實現(xiàn) EM