高速pcb設(shè)計指南之四(doc23)-經(jīng)營管理-資料下載頁
2025-08-05 15:16本頁面
【導(dǎo)讀】為主要裝配方式。實踐證明，即使電路原理圖設(shè)計正確，印制電。路板設(shè)計不當(dāng)，也會對電子設(shè)備的可靠性產(chǎn)生不利影響。如果印制板兩條細(xì)平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計印制電路板的時候，應(yīng)注意采用正確的方法。在電子設(shè)備中，接地是控制干擾的重要方法。屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。得很大，此時應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點接地。電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。的定時信號電平不穩(wěn)，抗噪聲性能變壞。粗，使它能通過三位于印制電路板的允許電流。地線做成閉環(huán)路可以明顯的提高抗噪聲能力。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，為了抑制印制板導(dǎo)線之。以有效地抑制串?dāng)_。的拐角應(yīng)大于90度禁止環(huán)狀走線等。同時易受臨近線條干擾。按橫長方式排列，如圖4所示。
【正文】 刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對高頻信號的反射，引線的分布電容會起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的 1/20 時，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射。 印刷線路板的過孔大約引起 的電容。 一個集成電路本身的封裝材料引入 2~6pf 電容。 一個線路板上的接插件，有 520nH 的分布電感。一個雙列直扦的 24 引腳集成電路扦座，引入 4~18nH的分布電感。 這些小的分布參數(shù)對于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計的；而對于高速系統(tǒng)必須予以特別注意。 (6) 元件布置要合理分區(qū) 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一 中國最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 20 頁 共 23 頁 是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號耦合為最小。 G 處理好接地線 印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手 段就是接地。 對于雙面板，地線布置特別講究，通過采用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點上來。與印刷線路板以外的信號相連時，通常采用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。 對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來。 (7) 用好去耦電容。 好的高頻去耦電容可以去除高到 1GHZ 的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻 中國最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 21 頁 共 23 頁 噪聲。數(shù)字電路中典型的去耦電容為 的去耦電容有5nH分布電感，它的并行共振頻率大約在 7MHz 左右，也就是說對于 10MHz 以下的噪聲有較好的去耦作用，對 40MHz以上的噪聲幾乎不起作用。 1uf， 10uf 電容，并 行共振頻率在 20MHz 以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個 1uf或 10uf 的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。 每 10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選 10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴(yán)格，可按 C=1/f 計算；即10MHz 取 ，對微控制器構(gòu)成的系統(tǒng)，取 ~之間都可以。 降低噪聲與電磁 干擾的一些經(jīng)驗。 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。 盡量為繼電器等提供某種形式的阻尼。 使用滿足系統(tǒng)要求的最低頻率時鐘。 時鐘產(chǎn)生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地 (6) 用地線將時鐘區(qū)圈起來，時鐘線盡 中國最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 22 頁 共 23 頁 量短。 （ 7） I/O驅(qū)動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。 MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負(fù)輸入端接輸出端。 印制板盡量使用 45折線而不用 90折線布線以減小高頻信號對外的發(fā)射與耦合。 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。 時鐘、總線、片選信號要遠(yuǎn)離 I/O線和接插件。 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時鐘。 對 A/D類器件，數(shù)字部分與模擬部分寧 可統(tǒng)一下也不要交叉。 時鐘線垂直于 I/O 線比平行 I/O 線干擾小，時鐘元件引腳遠(yuǎn)離I/O電纜。 元件引腳盡量短，去耦電容引腳盡量短。 中國最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 23 頁 共 23 頁 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。 對噪聲敏感的線不要與大電流，高速開關(guān)線平行。 石英晶體下面以及對噪聲敏感的器件下面不要走線。 弱信號電路，低頻電路周圍不要形成電流環(huán)路。 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。 (24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充 放電儲能電容。使用管狀電容時，外殼要接地
研究報告相關(guān)推薦
鄂ICP備17016276號-1