高速pcb設計指南之四(doc23)-經(jīng)營管理-閱讀頁
2024-09-03 15:16本頁面
【正文】 限制外殼電位的升高，造成內(nèi)部電路與外殼之間的放電。 ④ 在電纜入口處增加保護器件。 6 設備內(nèi)部開關接點的處理 開關斷開過程中瞬變干擾形成 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 16 頁 共 23 頁 干擾的抑制措施 對被切換電感負載的處理 對開關觸點的處理 八、如何提高電子產(chǎn)品的抗干擾能力和電磁兼容性 在研制帶處理器的電子產(chǎn) 品時，如何提高抗干擾能力和電磁兼容性？ 下面的一些系統(tǒng)要特別注意抗電磁干擾： 微控制器時鐘頻率特別高，總線周期特別快的系統(tǒng)。 (3) 含微弱模擬信號電路以及高精度 A/D 變換電路的系統(tǒng)。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。 (2) 減小信號傳輸中的畸變 微控制器主要采用高速 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 17 頁 共 23 頁 CMOS 技術制造。當 Tpd＞ Tr 時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題?？梢源致缘卣J為，信號在印制板引線的傳輸速度，約為光速的 1/3 到 1/2 之間。 在印制線路板上，信號通過一個 7W 的電阻和一段 25cm長的引線，線上延遲時間大致在 4~20ns 之間。而且過孔數(shù)目也應盡量少，最好不多于 2 個。此時要考慮傳輸線的阻抗匹配，對于一塊印刷線路板上的集成塊之間 的信號傳輸，要避免出現(xiàn) Td＞ Trd的情況，印刷線路板越大系統(tǒng)的速度就越不能太快。 (3) 減小信號線間的交叉干擾： A 點一個上升時間為 Tr 的階躍信號通過引線 AB 傳向 B 端。在 D 點，由于 A 點信號的向前傳輸，到達 B 點后的信號反射和 AB 線的延遲， Td 時間以后會感應出一個寬度為 Tr 的頁脈沖信號。這就是信號間的交叉干擾。當兩信號線不是很長時， AB上看到的實際是兩個脈沖的迭加。若圖中 AB線是一模擬信號，這種干擾就變?yōu)椴荒苋萑?。原因是，大面積的地減小了信號線的特性阻抗，信號在 D 端的反射大為 減小。若 AB線為一模擬信號，要避免數(shù)字電路信號線 CD對 AB的干擾， AB線下方要有大面積的地， AB線到 CD 線的距離要大于 AB 線與地距離的 2~3 倍。 (4) 減小來自電源的噪聲 電源在向系統(tǒng)提供能源的同時，也將其噪聲加到所供電的電源上。電網(wǎng)上的強干擾通過電源進入電路，即使電池供電的系統(tǒng)，電池本身也有高 頻噪聲。 (5) 注意印刷線板與元器件的高頻特性 在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電阻產(chǎn)生對高頻信號的反射，引線的分布電容會起作用，當長度大于噪聲頻率相應波長的 1/20 時，就產(chǎn)生天線效應，噪聲通過引線向外發(fā)射。 一個集成電路本身的封裝材料引入 2~6pf 電容。一個雙列直扦的 24 引腳集成電路扦座，引入 4~18nH的分布電感。 (6) 元件布置要合理分區(qū) 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 20 頁 共 23 頁 是各部件之間的引線要盡量短。 G 處理好接地線 印刷電路板上，電源線和地線最重要。 對于雙面板，地線布置特別講究，通過采用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點上來。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。 對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來。 好的高頻去耦電容可以去除高到 1GHZ 的高頻成份。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。數(shù)字電路中典型的去耦電容為 的去耦電容有5nH分布電感，它的并行共振頻率大約在 7MHz 左右，也就是說對于 10MHz 以下的噪聲有較好的去耦作用，對 40MHz以上的噪聲幾乎不起作用。在電源進入印刷板的地方和一個 1uf或 10uf 的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結構在高頻時表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。 降低噪聲與電磁 干擾的一些經(jīng)驗。 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。 使用滿足系統(tǒng)要求的最低頻率時鐘。石英晶體振蕩器外殼要接地 (6) 用地線將時鐘區(qū)圈起來，時鐘線盡 中國最大的管理資料下載中心 (收集 \整理 . 部分版權歸原作者所有 ) 第 22 頁 共 23 頁 量短。對進入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 印制板按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件要距離再遠一些。 時鐘、總線、片選信號要遠離 I/O線和接插件。 對 A/D類器件，數(shù)字部分與模擬部分寧 可統(tǒng)一下也不要交叉。 元件引腳盡量短，去耦電容引腳盡量短。高速線要短要直。 石英晶體下面以及對噪聲敏感的器件下面不要走線。 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。每個電解電容邊上都要加一個小的高頻旁路電容。使用管狀電容時，外殼要接地
研究報告相關推薦
鄂ICP備17016276號-1