【導(dǎo)讀】做的，在整個(gè)PCB中，以布線的設(shè)計(jì)過程限定最高，技巧最細(xì)、工作量最大。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)。免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平。行容易產(chǎn)生寄生耦合。導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通，然后進(jìn)行。試著重新再布線，以改進(jìn)總體效果。對(duì)目前高密度的PCB設(shè)計(jì)已感覺到貫通孔不太適應(yīng)了，它浪費(fèi)了許多寶貴的布線通道，擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。、用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用。是在PCB與外界連接的接口處。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。后加在PCB中的圖形是否會(huì)造成信號(hào)短路。以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的第一步。在一個(gè)PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。能否符合PCB制造工藝要求？

　　

【正文】 量降低單片機(jī)的晶振和選用低速數(shù)字 電路。 （ 6） IC 器件盡量直接焊在電路板上，少用 IC 座 。 第三篇 印制電路板的可靠性設(shè)計(jì) 去耦電容配置 在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下： ●電源輸入端跨接一個(gè) 10～ 100uF 的電解電容器，如果印制電路板的位置允許，采用100uF 以上的電解電容器的抗干擾效果會(huì)更好。 ●為每個(gè)集成電路芯片配置一個(gè) 。如遇到 印制電路板空間小而裝不下時(shí)，可每 4～ 10 個(gè)芯片配置一個(gè) 1～ 10uF 鉭電解電容器，這種器件的高頻阻抗特別小，在 500kHz～ 20MHz 范圍內(nèi)阻抗小于 1Ω，而且漏電流很?。?）。 ●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和 ROM、 RAM 等存儲(chǔ)型器件，應(yīng)在芯片的電源線（ Vcc）和地線（ GND）間直接接入去耦電容。 ●去耦電容的引線不能過長(zhǎng)，特別是高頻旁路電容不能帶引線。 企業(yè) ()大量管理資料下載 17 第四篇 電磁兼容性和 PCB 設(shè)計(jì)約束 （缺具體數(shù)據(jù)） PCB布線對(duì) PCB的電磁兼容性影響很大 ，為了使 PCB 上的電路正常工作，應(yīng)根據(jù)本文所述的約束條件來優(yōu)化布線以及元器件 /接頭和某些 IC 所用去耦電路的布局 （一）、 PCB材料的選擇 通過合理選擇 PCB的材料和印刷線路的布線路徑，可以做出對(duì)其它線路耦合低的傳輸線。當(dāng)傳輸線導(dǎo)體間的距離 d 小于同其它相鄰導(dǎo)體間的距離時(shí)，就能做到更低的耦合，或者更小的串?dāng)_（見《電子工程專輯》 2020 年第 1 期 應(yīng)用指南 ）。 設(shè)計(jì)之前，可根據(jù)下列條件選擇最經(jīng)濟(jì)的 PCB 形式： 對(duì) EMC 的要求 印制板的密集程度 組裝與生產(chǎn)的能力 CAD 系統(tǒng)能力 設(shè)計(jì)成 本 PCB 的數(shù)量 電磁屏蔽的成本 當(dāng)采用非屏蔽外殼產(chǎn)品結(jié)構(gòu)時(shí)，尤其要注意產(chǎn)品的整體成本 /元器件封裝 /管腳樣式、 PCB形式、電磁場(chǎng)屏蔽、構(gòu)造和組裝），在許多情況下，選好合適的 PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。 為了提高高速模擬電路和所有數(shù)字應(yīng)用的抗擾性同時(shí)減少有害輻射，需要用到傳輸線技術(shù)。根據(jù)輸出信號(hào)的轉(zhuǎn)換情況， SVCC、 SVEE 及 VEEVCC 之間的傳輸線需要表示出來，如圖 1 所示。 信號(hào)電流由電路輸出級(jí)的對(duì)稱性決定。對(duì) MOS 而言 IOL=IOH,而對(duì) TTL 而言 IOL＞ IOH. 功能 /邏輯類型 ZO(Ω) 電源（典型值） ＜＜ 10 ECL 邏輯 50 TTL邏輯 100 HC(T)邏輯 200 表 1：幾種信號(hào)路徑的傳輸線阻抗 ZO。 邏輯器件類型和功能上的原因決定了傳輸線典型特征阻抗 ZO，如表 1 所示。 圖 1：顯示三種特定傳輸線的（數(shù)字） IC 之間典型互聯(lián)圖 圖 2： IC 去耦電路。 圖 3：正確的去耦電路塊 表 2：去耦電容 Cdec..的推薦值。 邏輯電路噪聲容限 企業(yè) ()大量管理資料下載 18 （二）、 信號(hào)線路及其信 號(hào)回路 傳送信號(hào)的線路要與其信號(hào)回路盡可能靠近，以防止這些線路包圍的環(huán)路區(qū)域產(chǎn)生輻射，并降低環(huán)路感應(yīng)電壓的磁化系數(shù)。 一般情況下，當(dāng)兩條線路間的距離等于線寬時(shí)，耦合系數(shù)大約為 到 ，線路的有效自感應(yīng)從 1μH/m降到 H/m. 這就意味著信號(hào)回路電流的 40％到 50％自由地就流向了 PCB 上其它線路。 對(duì)兩個(gè)（子）電路塊間的每一塊信號(hào)路徑，無論是模擬的還是數(shù)字的，都可以用三種傳輸線來表示，如圖 1 所示，其中阻抗可從表 1 得到。 TTL 邏輯電路由高電平向 低電平轉(zhuǎn)換時(shí)，吸收電流會(huì)大于電源電流以，在這種情況下，通常將傳輸線定義在 Vcc 和 S 之間，而不是 VEE 和 S 之間。通過采用鐵氧體磁環(huán)可完全控制信號(hào)線和信號(hào)回路線上的電流。 在平行導(dǎo)體情況下，傳輸線的特征阻抗會(huì)因?yàn)殍F氧體而受到影響，而在同軸電纜的情況下，鐵氧體只會(huì)對(duì)電纜的外部參數(shù)有影響。 因此，相鄰線路應(yīng)盡可能細(xì)，而上下排列的則相反（通常距離小于 樹脂的厚度）。布線應(yīng)使每條信號(hào)線和它的信號(hào)回路盡可能靠近（信號(hào)和電源布線均適用）。如果傳輸線導(dǎo)體間耦合不夠，可采用鐵氧體磁環(huán)。 （三）、 IC 的去耦 通常 IC 僅通過電容來達(dá)到去耦的目的，因?yàn)殡娙莶⒉焕硐?，所以?huì)產(chǎn)生諧振。在大于諧振頻率時(shí)，電容表現(xiàn)得象個(gè)電感，這就意味著 di/dt 受到了限制。電容的值由 IC 管腳間允許的電源電壓波動(dòng)來決定，根據(jù)資深設(shè)計(jì)人員的實(shí)踐經(jīng)驗(yàn)，電壓波動(dòng)應(yīng)小于信號(hào)線最壞狀況下的噪聲容限的 25％，下面公式可計(jì)算出每種邏輯系列輸出門電路的最佳去耦電容值： I=cdV/dt 表 2 給出了幾種邏輯系列門電路在最壞情況下信號(hào)線噪聲的容限，同時(shí)還給出每個(gè)輸出級(jí)應(yīng)加的去耦電容 。 圖 4： PCB 上環(huán)路的輻射 對(duì)快速邏輯電路來說，如果去耦電容含有很大串聯(lián)電感（這種電感也許是由電容的結(jié)構(gòu)、長(zhǎng)的連接線或 PCB的印制線路造成的），電容的值可能不再有用。這時(shí)則需要在盡可能靠近IC 管腳的地方加入另外一個(gè)小陶瓷電容（ 100100Pf） ,與 LF去耦電容并聯(lián)。陶瓷電容的諧振頻率（包括到 IC 電源管腳的線路長(zhǎng)度）應(yīng)高于邏輯電路的帶寬 [1/()],其中， τr 是邏輯電路中電壓的上升時(shí)間。 如果每個(gè) IC 都有去耦電容，信號(hào)回路電流可選擇最方便的路徑， VEE 或者 VCC，這可以由傳送信號(hào)的線 路和電源線路間的互耦來決定。 在兩個(gè)去耦電容（每個(gè) IC 一個(gè)）和電源線路形成的電感 Ltrace 之間，會(huì)形成串聯(lián)諧振電路，這種諧振只可以發(fā)生在低頻（＜ 1MHz＝ 或諧振電路的 Q 值較低（＜ 2＝ 的情況下。 通過將高射頻損耗扼流線圈串聯(lián)在 Vcc 網(wǎng)絡(luò)和要去耦的 IC中，可使諧振頻率保持在 1MHz以下，如果射頻損耗太低可通過并聯(lián)或串聯(lián)電阻來補(bǔ)償（圖 2）。 扼流線圈應(yīng)該總是采用封閉的內(nèi)芯，否則它會(huì)成為一個(gè)射頻發(fā)射器或磁場(chǎng)鐵感應(yīng)器。 例如： 1MHz*1μHz Z1= Rs= Q2 Rp= 企業(yè) ()大量管理資料下載 19 大于諧振頻率時(shí)， 傳輸線 的特征阻抗 Z0（此時(shí)將 IC 的阻抗看作電源負(fù)載）等于： Z0 =（ Ltrace/Cdecoupling）的平方根 去耦電容的串聯(lián)電感和連接線路的電感對(duì)射頻電源電流分配沒有多大影響，比如采用了一個(gè) 1μH扼流線圈的情況。但它仍然會(huì)決定 IC電源管腳間的電壓波動(dòng)，表 3 給出了電源信噪容限為 25％時(shí)，推薦的最大電感值 2所建議的去耦方法，兩個(gè) IC 間的傳輸線數(shù)量從 3 條減少到了 1 條（見圖 3）。 因此，對(duì)每個(gè) IC 采用適當(dāng)?shù)?去耦方法： Lchoke+。 對(duì)于 τr3ns 的高速邏輯電路，與去耦電容串聯(lián)的全部電感必須要很低（見表 3）。與電源管腳串聯(lián)的 50mm 印制線路相當(dāng)于一個(gè) 50hH 電感，與輸出端的負(fù)載（典型值為 50pF）一起決定了最小上升時(shí)間為 。如要求更快的上升時(shí)間，就必須縮短去耦電容的引腳。長(zhǎng)度（最好無引腳）并縮短 IC封裝的引腳，例如可以用 IC 去耦電容，或最好采用將（電源）管腳在中間的 IC 與很小的 3E 間距（ DIL）無引腳陶瓷電容相結(jié)合等方法來達(dá)到這一目的，也可以用帶電源層和 接地層的多層電路板。另外采用電源管腳在中間的 SO 封裝還可得到進(jìn)一步的改善。但是，使用快速邏輯電路時(shí)，應(yīng)采用多層電路板。 （四）、 根據(jù)輻射決定環(huán)路面積 無終點(diǎn)傳輸線的反射情況決定了線路的最大長(zhǎng)度。由于對(duì)產(chǎn)品的 EM輻射有強(qiáng)制性要求，因此環(huán)路區(qū)域的面積和線路長(zhǎng)度都受到限制，如果采用非屏蔽外殼，這種限制將直接由 PCB來實(shí)現(xiàn)。 注意：如果在異步邏輯電路設(shè)計(jì)中采用串聯(lián)端接負(fù)載，必須要注意會(huì)出現(xiàn)準(zhǔn)穩(wěn)性，特別是對(duì)稱邏輯輸入電路無法確定輸入信號(hào)是高還是低，而且可能會(huì)導(dǎo)致非定義輸出情況。 圖 3：正確的 去耦電路塊。 對(duì)于頻域中的邏輯信號(hào)，頻譜的電流幅度在超出邏輯信號(hào)帶寬（ =1/）的頻率上與頻率的平方成反比。用角頻率表示，環(huán)路的輻射阻抗仍隨頻率平方成正比。因而可計(jì)算出最大的環(huán)路面積，它由時(shí)鐘速率或重復(fù)速率、邏輯信號(hào)的上升時(shí)間或帶寬以及時(shí)域的電流幅度決定。電流波形由電壓波形決定，電流半寬時(shí)間約等于電壓的上升時(shí)間。 電流幅度可用角頻率（ =1/）表示為： I(f)=. τr/T 其中： I=為時(shí)域電流幅度； T=為時(shí)鐘速率的倒數(shù)，即周期； τr為電壓的上升時(shí)間， 約等于電流半寬時(shí)間 τH。 從這一等式可計(jì)算出某種邏輯系列電路在某一時(shí)鐘速率下最大環(huán)路面積，表 5 給出了相應(yīng)的環(huán)路面積。最大環(huán)路面積由時(shí)鐘速率、邏輯電路類型（ =輸出電流）和 PCB上同時(shí)存在的開關(guān)環(huán)路數(shù)量 n 決定。 如果所用的時(shí)鐘速率超過 30MHz，就必須要采用多層電路板，在這種情況下，環(huán)氧樹脂的厚度與層數(shù)有關(guān)，在 60 至 300μm之間。只有當(dāng) PCB 上的高速時(shí)鐘信號(hào)的數(shù)量有限時(shí)，通過采用層到層的線路進(jìn)行仔細(xì)布線，也可在雙層板上得到可以接受的結(jié)果。 注意：在這種情況下，如采用普通 DIL 封裝，則會(huì)超過 環(huán)路面積的限制，一定要有另外的屏蔽措施和適當(dāng)?shù)臑V波。 所有連接到其它面板及部件的連接頭必須盡可能相互靠近放置，這樣在電纜中傳導(dǎo)的共模電流就不會(huì)流入 PCB 電路中的線路，另外， PCB 上參考點(diǎn)間的電壓降也無法激勵(lì)（天線）企業(yè) ()大量管理資料下載 20 電纜。 為避免這種共模影響，必須使靠近接頭的參考地和 PCB 上電路的接地層、接地網(wǎng)格或電路參考地隔開，如果可能，這些接地片應(yīng)接到產(chǎn)品的金屬外殼上。從這個(gè)接地片上，只有高阻器件如電感、電阻、簧片繼電器和光耦合器可接在兩個(gè)地之間。所有的接頭要盡可能靠近放置，以防止外部電流流過 PCB 上的線路或 參考地。 （五）、 電纜及接頭的正確選擇 電纜的選擇由流過電纜的信號(hào)幅度和頻率成分決定。對(duì)于位于產(chǎn)品外部的電纜來說，如果傳送 10kHz 以上時(shí)鐘速率的數(shù)據(jù)信號(hào)，則一定要用到屏蔽（產(chǎn)品要求），屏蔽部分應(yīng)在電纜的兩端連接到地（金屬外殼產(chǎn)品），這樣能確保對(duì)電場(chǎng)和磁場(chǎng)都進(jìn)行屏蔽。 如果用的是分開接地，則應(yīng)連到 接頭地 而不是 電路地 。 如果時(shí)鐘速率在 10kHz 到 1MHz之間，并且邏輯電路的上升時(shí)間盡可能保持低，將可以得到 80％以上的光覆蓋或小于 10Nh/m 的轉(zhuǎn)移阻抗。如果時(shí)鐘速率超過 1MHz 時(shí) ，就需要更好的屏蔽電纜。 通常，除同軸電纜外，電纜的屏蔽不應(yīng)用作為信號(hào)回路。 通過在信號(hào)輸入 /輸出和地 /參考點(diǎn)之間串入無源濾波器以減少射頻成分，可以不必采用高質(zhì)量屏蔽和相應(yīng)接頭。好的屏蔽電纜應(yīng)配備合適的連接頭。