高速pcb設計指南之一-資料下載頁
2025-08-24 21:05本頁面
【導讀】計過程限定最高，技巧最細、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動布線及交互式。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。定，包括走線的彎曲次數(shù)、導通孔的數(shù)目、步進的數(shù)目等。要斷開已布的線。并試著重新再布線，以改進總體效果。電子工程設計人員去自已體會，才能得到其中的真諦。影響到產品的成功率。電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。、眾所周知的是在電源、地線之間加上去耦電容?；蚴亲龀啥鄬影澹娫?，地線各占用一。是由數(shù)字電路和模擬電路混合構成的。之間互不相連，只是在PCB與外界連接的接口處。PCB上不共地的，這由系統(tǒng)設計來決定。不多，再多加層數(shù)就會造成浪費也會給生產增加一定的工作量，產生虛焊點的可能性大大減少。在PCB中是否還有能讓地線加寬的地方。銅箔露出板外容易造成短路。換，使其成為便于布線的最佳布局。能否符合PCB制造工藝
【正文】 抗相匹配。這可通過手工計算，也可通過 CAD 工具計算出特征阻抗值和終端匹配電阻值。 在上面的兩個例子中使用 了簡單的終端電阻，實際中可選擇使用更復雜的匹配終端。第一種選擇是 RC 匹配終端。 RC 匹配終端可以減少功率消耗，但只能使用于信號工作比較穩(wěn)定的情況。這種方式最適合于對時鐘線信號進行匹配處理。其缺點是RC 匹配終端中的電容可能影響信號的形狀和傳播速度。 串聯(lián)電阻匹配終端不會產生額外的功率消耗，但會減慢信號的傳輸。這種方式用于時間延遲影響不大的總線驅動電路。 串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度。 最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點是不會拉低 信號，并且可以很好的避免噪聲。典型的用于 TTL 輸入信號 (ACT, HCT, FAST)。 此外，對于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常 SMD 表面貼裝電阻比通孔元件具有較低的電感，所以SMD 封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。 垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長的垂直安裝會增加電阻的電感。水平安裝方式因安裝較低有更低 的電感。但過熱的電阻會出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成 PCB 走線終結匹配失效，成為潛在的失敗因素。 抑止電磁干擾的方法 很好地解決信號完整性問題將改善 PCB 板的電磁兼容性(EMC)。其中非常重要的是保證 PCB 板有很好的接地。對復雜的設計采用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用 表面積層 技術 Buildup設計制做 PCB 來實現(xiàn)。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實現(xiàn) ，電阻和電容可埋在表層下，單位面積上的走線密 度會增加近一倍，因而可降低 PCB 的體積。 PCB 面積的縮小對走線的拓撲結構有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。 其它可采用技術 為減小集成電路芯片電源上的電壓瞬時過沖，應該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。 當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層 上時，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。 任何高速和高功耗的器件應盡量放置在一起以減少電源電壓瞬時過沖。 如果沒有電源層，那么長的電源連線會在信號和回路間形成環(huán)路，成為輻射源和易感應電路。 走線構成一個不穿過同一網線或其它走線的環(huán)路的情況稱為開環(huán)。如果環(huán)路穿過同一網線其它走線則構成閉環(huán)。兩種情況都會形成天線效應 (線天線和環(huán)形天線 )。天線對外產生 EMI 輻射，同時自身也是敏感電路。閉環(huán)是一個必須考慮的問題，因為它產生的輻射與 閉環(huán)面積近似成正比。 結束語 高速電路設計是一個非常復雜的設計過程， ZUKEN 公司的高速電路布線算法 (Route Editor)和 EMC/EMI 分析軟件(INCASES,HotStage)應用于分析和發(fā)現(xiàn)問題。本文所闡述的方法就是專門針對解決這些高速電路設計問題的。此外，在進行高速電路設計時有多個因素需要加以考慮，這些因素有時互相對立。如高速器件布局時位置靠近，雖可以減少延時，但可能產生串擾和顯著的熱效應。因此在設計中，需權衡各因素，做出全面的折 衷考慮；既滿足設計要求，又降低設計復雜度。高速 PCB 設計手段的采用構成了設計過程的可控性，只有可控的，才是可靠的，也才能是成功的！
醫(yī)療健康相關推薦
鄂ICP備17016276號-1