高速pcb設(shè)計(jì)指南之一(doc18)-經(jīng)營(yíng)管理-資料下載頁
2025-08-05 15:17本頁面
【導(dǎo)讀】計(jì)過程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動(dòng)布線及交互式。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。定，包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。要斷開已布的線。并試著重新再布線，以改進(jìn)總體效果。電子工程設(shè)計(jì)人員去自已體會(huì)，才能得到其中的真諦。影響到產(chǎn)品的成功率。電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量?；蚴亲龀啥鄬影?，電源，地線各占用一。是由數(shù)字電路和模擬電路混合構(gòu)成的。之間互不相連，只是在PCB與外界連接的接口處。PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。產(chǎn)生虛焊點(diǎn)的可能性大大減少。在PCB中是否還有能讓地線加寬的地方。、在PCB上是否加有工藝線？銅箔露出板外容易造成短路。換，使其成為便于布線的最佳布局。信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來,能進(jìn)行板級(jí)驗(yàn)證。
【正文】 第 15 頁 共 18 頁 端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過手工計(jì)算，也可通過 CAD 工具計(jì)算出特征阻抗值和終端匹配電阻值。 在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是 RC 匹配終端。 RC 匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情況。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是RC 匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。 串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗， 但會(huì)減慢信號(hào)的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。 串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。 最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好的避免噪聲。典型的用于 TTL 輸入信號(hào) (ACT, HCT, FAST)。 此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常 SMD 表面貼裝電阻比通孔元件具有較低的電感，所以SMD 封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。 垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低 中國(guó)最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 16 頁 共 18 頁 的電感。但過熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成 PCB 走線終結(jié)匹配失效，成為潛在的失敗因素。 抑止電磁干擾的方法 很好地解決信號(hào)完整性問題將改善 PCB 板的電磁兼容性(EMC)。其中非常重要的是保證 PCB 板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也 是減少電磁輻射的好方法，這種方法可采用 表面積層 技術(shù) Buildup設(shè)計(jì)制做 PCB 來實(shí)現(xiàn)。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實(shí)現(xiàn) ，電阻和電容可埋在表層下，單位面積上的走線密度會(huì)增加近一倍，因而可降低 PCB 的體積。 PCB 面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。 其它可采用技術(shù) 為減小集成電路芯片電源上的電壓瞬時(shí)過沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。 中國(guó)最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 17 頁 共 18 頁 當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。 任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過沖。 如果沒有電源層，那么長(zhǎng)的電源連線會(huì)在信號(hào)和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。 走線構(gòu)成一個(gè) 不穿過同一網(wǎng)線或其它走線的環(huán)路的情況稱為開環(huán)。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。兩種情況都會(huì)形成天線效應(yīng) (線天線和環(huán)形天線 )。天線對(duì)外產(chǎn)生 EMI 輻射，同時(shí)自身也是敏感電路。閉環(huán)是一個(gè)必須考慮的問題，因?yàn)樗a(chǎn)生的輻射與閉環(huán)面積近似成正比。 結(jié)束語 高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程， ZUKEN 公司的高速電路布線算法 (Route Editor)和 EMC/EMI 分析軟件(INCASES,HotStage)應(yīng)用于分析和發(fā)現(xiàn)問題。本文所闡述的方法就是專門針對(duì)解決這些高速電路設(shè)計(jì)問題的。此外，在進(jìn)行 高速電路設(shè)計(jì)時(shí)有多個(gè)因素需要加以考慮，這些因素有時(shí)互相對(duì)立。如高速器件布局時(shí)位置靠近，雖可以減少延時(shí)，但可能產(chǎn)生串?dāng)_和顯著的熱效應(yīng)。因此在設(shè)計(jì)中，需權(quán)衡各因素，做出全面的折 中國(guó)最大的管理資料下載中心 (收集 \整理 . 部分版權(quán)歸原作者所有 ) 第 18 頁 共 18 頁 衷考慮；既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度。高速 PCB 設(shè)計(jì)手段的采用構(gòu)成了設(shè)計(jì)過程的可控性，只有可控的，才是可靠的，也才能是成功的！
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1