【導(dǎo)讀】成、設(shè)計(jì)思路及功能。該搶答器除具有基本的搶答和顯示選手編號(hào)外功能外，還具有。搶答定時(shí)報(bào)警，倒計(jì)時(shí)讀秒，讀選手編號(hào)，回答時(shí)限顯示與語(yǔ)音報(bào)警，計(jì)分系統(tǒng)功能。若在規(guī)定的時(shí)間內(nèi)有人搶答，則計(jì)時(shí)將自動(dòng)停止；若在規(guī)定的時(shí)間。正確，通過(guò)主持人按鈕加分，回答錯(cuò)誤，通過(guò)主持人按鈕減分。

　　

【正文】 表 53 74LS279 功能真值表 當(dāng) RS 鎖存器輸出端全為 0 時(shí)， A 信號(hào)反饋 使 74LS148 的優(yōu)先編碼 器使能輸入端 ＝ 0，使之處于工作狀態(tài)。 鎖存器 74LS279 串電阻計(jì)算 74LS279 在搶答選手和主持人控制開(kāi)關(guān)前，作為消隱開(kāi)關(guān)，略去電平的波動(dòng)。 TTL芯片參數(shù)：輸入高電平 2V時(shí)輸入電流 20uA；輸入低電平 ，輸入電流 。 1R 端 輸入高電平時(shí) ( m in)IHCC 4/UVR IHI）（? （ 51） ????????? V3I4 UVR3m i nIHIHCCm a xm i nIHIH）（）（； 2R 端輸入為低電平時(shí) ILILCC I/UVR ）（? （ 52）輸入 輸出 S R Q H H Q0 L H H H L L L L Φ 5 實(shí)現(xiàn)的原理與單元電路圖 21 ??????? UVR3ILILCCm inILIL ； 之間取值為 ???? 3 查的 TTL 芯片每門(mén)消耗最大功率為 2mW/門(mén) RUP2CCmax ? （ 53） ???? 5 V / 2R 3 R 新的取值為（ 5%） =≤（ + 5%） = 在 E24 系列電阻中選取電阻為 10KΩ 當(dāng) 主持人 開(kāi)關(guān) S 置于 開(kāi)始 時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將搶答 按鍵按下時(shí)（如按下 S1）， 輸出信號(hào)為 A2A1A0 為 110，其真值表圖 622。 . 編碼器 74LS148 74LS148 是一種優(yōu)先編碼器，如表 54， 在這里，普通編碼器無(wú)法應(yīng)用，會(huì)出現(xiàn)亂碼，或者無(wú)法顯示等問(wèn)題， 無(wú)法對(duì)幾個(gè)按鈕的同時(shí)響應(yīng)做出反映，像電梯控制系統(tǒng)在這種情況下就出出現(xiàn)差錯(cuò)，這是不允許的，于是就出現(xiàn)了優(yōu)先編碼器 。 先說(shuō)一下它的基本原理 ， 它允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。不過(guò)在設(shè)計(jì)優(yōu)先編碼器時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼，如 圖 523真值表， 74LS148 有 9 個(gè)輸入端和 5 個(gè)輸出端， D0— D7為輸入信號(hào)， EI 為能使輸入端，輸入為高電平時(shí)禁止編碼，為 0 時(shí)可以編碼， A2,A1,A0為三位二進(jìn)制編碼輸出信號(hào)， EO 是使能輸出端， GS 為片優(yōu)先編碼輸出端。 無(wú)信號(hào)輸出時(shí) GS 輸出為高電平，有信號(hào)輸出時(shí)則反之。 在 D0～ D7 輸入中，輸入 D7 優(yōu)先級(jí)最高，其余依次為： D6,D5,D4,D3,D2,D1,D0 等級(jí)排列。從 上面 的的功能表中可以得出，當(dāng)某一輸入端有低電平輸入，且比它優(yōu)先級(jí)別高的輸入端沒(méi)有低電平輸入時(shí)，輸出端才輸出相應(yīng)該輸入端的代碼。例如： D5=0且 D6=D7=1(D D7 優(yōu)先級(jí)別高于 D5) 則此時(shí)輸出代碼 010 。 5 實(shí)現(xiàn)的原理與單元電路圖 22 表 54 74LS148 功能真值表 當(dāng)有選手按下 S1 時(shí)，此時(shí)輸出端 GS 有信號(hào)輸出變?yōu)?0，經(jīng)過(guò) RS 鎖存器后，分別為： 001 和 1,001 輸入譯碼器 74LS247 的 CBA 端口， D 端口輸入的是 0，具體請(qǐng)看電路圖，此時(shí)顯示 1，揚(yáng)聲器同時(shí)給出語(yǔ)音提示“ 1 號(hào)選手搶答成功，請(qǐng)回 答相關(guān)題目”同時(shí) GS 信號(hào)反饋給 EI 端，封鎖了其他選手的輸入， 當(dāng) 1 號(hào)選手 按鍵松開(kāi)后 74LS14 8 此時(shí) 所有輸出為 1，主此人控制開(kāi)關(guān)也為 1， RS 鎖存器將保持在原來(lái)建立的電平，即顯示器顯示一號(hào)選手不變化，反饋端輸出 1 使編碼器禁止編號(hào)不變化， 確保不會(huì)出二次按鍵時(shí)輸入信號(hào)，保證了搶答者的優(yōu) 先 性。如有再次搶答需由主持人將 S 開(kāi)關(guān)重新置 “清除 ”然后再進(jìn)行下一輪搶答。 其中連接主此人開(kāi)關(guān)和選選手開(kāi)關(guān)的 5 個(gè) 74LS279 鎖存器作為消隱功能使用，因?yàn)橛|點(diǎn)和開(kāi)關(guān)在按下去和起來(lái)的時(shí)候會(huì)不會(huì)穩(wěn)固的連接，輸出將可能出現(xiàn)一些波動(dòng)，如果因?yàn)?這個(gè)波動(dòng)，應(yīng)該輸出一個(gè)高電平，但輸出了一個(gè)低電平，就出洋相了，此處消隱電路斷絕了這樣的情況，不在敘述。 編碼器 74LS148 前串電阻計(jì)算 （ 1） 輸入為高電平時(shí) ）（ m inCCm a x 8/)V(R IHIH IU?? （ 54） 輸入 輸出 EI D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 GS EO 1 x x x x x x x x 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x x x 0 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 1 0 0 x x x x x 0 1 1 0 1 0 1 0 0 x x x x 0 1 1 1 0 1 1 1 0 0 x x x 0 1 1 1 1 1 0 0 1 0 0 x x 0 1 1 1 1 1 1 0 1 1 0 0 x 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 5 實(shí)現(xiàn)的原理與單元電路圖 23 ??????????81 5 03vI8UVR3m inIHIHCCm a xm inIHIH）（）（， （ 2） 輸入為低電平時(shí) ILIL IU /)V(R CCm in ?? （ 55） ???????? UR3ILILm inILILccV； 3 查的 TTL 芯片每門(mén)消耗最大功率為 2mW/門(mén) RUP2CCmax ? （ 56） ???? 5 V / 2R 3 優(yōu)先編碼器 74LS148 前串電阻應(yīng)該為 10KΩ 搶答電路中發(fā)光二極管 D1 電阻計(jì)算 選取 530AG7C 系列， 5mm 超高亮綠色發(fā)光二極管作為搶答信號(hào)指示。輸入電壓為 2V到 ，輸入電流為 10mA 到 20mA 之間。 010 /)( IRIVR OH ?? （ 57） ????? 3 5 0A1020 RIVR 3010OH 選取 E24 系列的電阻 360Ω。 定時(shí)電路 原理及設(shè)計(jì)：該部分主要由 555 定時(shí)器秒脈沖產(chǎn)生電路、十進(jìn)制同步加減計(jì)數(shù)器 74LS192 減法計(jì)數(shù)電路、 74LS248 譯碼器和 2 個(gè) 7 段數(shù)碼管即相關(guān)電路組成 ，電路圖為 55 所示。當(dāng)主持人將開(kāi)關(guān)置于清楚位置時(shí)， LOAD 預(yù)置輸入控制端輸入為 0，雖然 555 秒賣出任然開(kāi)始脈沖，但不進(jìn)行減計(jì)數(shù)，顯示器顯示剛開(kāi)始設(shè) 30秒，第二個(gè)聯(lián)級(jí)計(jì)數(shù)器也一樣不進(jìn)行減計(jì)數(shù)，不會(huì)觸動(dòng)語(yǔ)音芯片；當(dāng)主持人將開(kāi)關(guān)置5 實(shí)現(xiàn)的原理與單元電路圖 24 于開(kāi)始位置時(shí)， LOAD 預(yù)置輸入控制端輸入為 1，兩對(duì)聯(lián)級(jí)計(jì)數(shù)器立即開(kāi)始減計(jì)數(shù)，當(dāng)?shù)谝宦?lián)級(jí)計(jì)數(shù)器顯示只有 10 秒時(shí)，但還無(wú)人搶答時(shí)，第二聯(lián)級(jí)計(jì)數(shù)器輸出觸動(dòng)語(yǔ)音芯片，開(kāi)始倒計(jì)時(shí) 10 秒讀秒， 10， 9， 8， 7， 6， 5， 4， 3， 2， 1，然后提示時(shí)間到， 開(kāi)始報(bào)警，讀秒過(guò)程中如果有選手搶答，立即終止讀秒； 參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答，搶答有效，定時(shí)器停止工作，顯示器上顯示選手的編號(hào)和搶答的時(shí)間，同時(shí)音響讀出相應(yīng)編號(hào)， 并保持到主持人將系統(tǒng)清除為止。 如果定時(shí)時(shí)間已到，無(wú)人搶答，本次搶答無(wú)效，系統(tǒng) 封鎖輸入電路 ， 禁止選手超時(shí)后搶答， 定時(shí)器上顯示 00，語(yǔ)音系統(tǒng)提示時(shí)間到，并報(bào)警時(shí)間到，禁止搶答， 時(shí)序控制將在下面講。 5 實(shí)現(xiàn)的原理與單元電路圖 25 U 210A B C D E F GCAU 206A B C D E F GCAU 202555_VI R T U A LGNDDISOUTRSTVCCTHRCONTRIR 20415kΩR 20768kΩ R 203650ΩC 202100n FC 20110u FD2R 20650%U 203 74LS192NA B C DUPQA QB QC QDDOWN~LOAD~BO ~COCLRU 209 74LS192NA B C DUPQA QB QC QDDOWN~LOAD~BO ~COCLRU 21274LS192NABCDUPQAQBQCQDDOWN~LOAD~BO~COCLRU 212AP8842S7IRPSBTS4S3VDDS2S1VPPS6S8OUT1Vout1Vout2VSSOUT2OUT3CountOSCS5GN D0VR 208270k Ω U174LS192NABCDUPQAQBQCQDDOWN~LOAD~BO~COCLRSW 110SW 112Q205 Q206Q203 Q204Q201 Q202 Q207 Q213 Q214Q211 Q212Q209 Q210Q208R 229100 Ω R 230100 Ω R 231100 Ω R 232100 Ω R 233100 Ω R 234100 Ω R 235100 Ω R 236100 Ω R 225100 Ω R 226100 Ω R 227100 Ω R 228100 Ω R 223100 Ω R 224100 Ω U 207A7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U 204A7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4V C CV C CU 2 1 3 A7 4 L S 0 4 NU 2 1 4 A7408JU 205A7410NR 2 0 9 ~ R 2 2 21 5 K Ω 1 4U 208A7400N答錯(cuò)答對(duì)主持人控制信號(hào)AEI音響設(shè)備VC C5VVC C 14. 5VGN D0VV C CV C CG N DG N DV C C 17 4 L S 2 4 7 N7 4 L S 2 4 7 N 圖 55 可以預(yù)置時(shí)間的定時(shí)電路 計(jì)數(shù)器 74LS192 表 56 為計(jì)數(shù)器 74LS192 的真值表， 555 秒脈沖輸出信號(hào)會(huì)觸動(dòng)計(jì)數(shù)器的減計(jì)數(shù)端 口，從而實(shí)現(xiàn)計(jì)數(shù)的功能，具體功能如下。 5 實(shí)現(xiàn)的原理與單元電路圖 26 表 56 計(jì)數(shù)器 74LS192 的功能真值表 74LS192 為可預(yù)置的十進(jìn)制同步加 /減計(jì)數(shù)器，如 表 57， 74LS192 的清除端是異步的。當(dāng)清除端（ CTR）為高電平時(shí)，不管時(shí)鐘端（ UP、 DOWN）狀態(tài) 如何，即可完成清除功能。 LOAD 為預(yù)置輸入控制端，異步預(yù)置，當(dāng)此端為低電平時(shí)，不進(jìn)行加減計(jì)數(shù)，輸出 QA， QB， QC， QD 與與數(shù)據(jù)預(yù)置端一致。 UP、 DOWN 分別為加減計(jì)數(shù)端，使用加減計(jì)數(shù)功能時(shí)，另一端必須接電源。 BO為非同步借位輸出端， CO 為非同步進(jìn)位輸出端，都是低電平有效。 74LS192計(jì)數(shù)是同步的，靠 UP、 DOWN 同時(shí)加在 4個(gè)觸發(fā)器上而實(shí)現(xiàn)。在 UP、 DOWN 上升沿作用下 QA～ QD同時(shí)變化，從而消除了異步計(jì)數(shù)器中出現(xiàn)的計(jì)數(shù)尖峰。當(dāng)進(jìn)行加計(jì)數(shù)或減計(jì)數(shù)時(shí)可分別利用 CPD 或 CPU，此時(shí)另一個(gè)時(shí)鐘應(yīng) 為高電平。 當(dāng)計(jì)數(shù)上溢出時(shí)，進(jìn)位輸出端（ CO）輸出一個(gè)低電平脈沖，其寬度為 CPU低電平部分的低電平脈沖； 當(dāng)計(jì)數(shù)下溢出時(shí)，借位位輸出端（ BO）輸出一個(gè)低電平脈沖其寬度為 CPD 低電平部分的低電平脈沖。 兩塊 74LS192 實(shí)現(xiàn)減法計(jì)數(shù)，通過(guò)譯碼電路 74LS248 顯示到數(shù)碼管上，其時(shí)鐘信號(hào)由時(shí)鐘產(chǎn)生電路提供。 74192 的 數(shù)據(jù)預(yù)設(shè)端 實(shí)現(xiàn)預(yù)置數(shù)，由節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時(shí)間，通過(guò)預(yù)置時(shí)間電路對(duì)計(jì)數(shù)器進(jìn)行預(yù)置，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供。按鍵彈起后，計(jì)數(shù)器開(kāi)始減法計(jì)數(shù)工作，并將時(shí)間顯示在 共 陽(yáng) 極七段數(shù)碼顯示管上，當(dāng)有人搶答時(shí)，停止計(jì)數(shù)并顯示此時(shí)的倒計(jì)時(shí)時(shí)間；如