【正文】 assignLEDAG=Led。endmodule4＇b0101:Led=7＇b1101_101。4＇b0110:Led=7＇b1111_101。4＇b0111:Led=7＇b0000_111。4＇b1000:Led=7＇b1111_111。4＇b1001:Led=7＇b1101_111。default:Led=7＇b0000_000。endcaseif(SEL==3＇b010)case(gewei2)4＇b0000:Led=7＇b0111_111。4＇b0001:Led=7＇b0000_110。4＇b0010:Led=7＇b1011_011。4＇b0011:Led=7＇b1001_111。4＇b0100:Led=7＇b1100_110。4＇b0101:Led=7＇b1101_101。4＇b0110:Led=7＇b1111_101。4＇b0111:Led=7＇b0000_111。4＇b1000:Led=7＇b1111_111。4＇b1001:Led=7＇b1101_111。default:Led=7＇b0000_000。endcaseif(SEL==3＇b001)Led=7＇b1000_000。if(SEL==3＇b000)case(shiwei3)4＇b0000:Led=7＇b0111_111。4＇b0001:Led=7＇b0000_110。4＇b0010:Led=7＇b1011_011。4＇b0011:Led=7＇b1001_111。4＇b0100:Led=7＇b1100_110。4＇b0101:Led=7＇b1101_101。4＇b0110:Led=7＇b1111_101。4＇b0111:Led=7＇b0000_111。4＇b1000:Led=7＇b1111_111。4＇b1001:Led=7＇b1101_111?？偨Y(jié)體會這次課程設(shè)計(jì)雖然只有短短的四天，但我的收獲卻很大。通過這次實(shí)習(xí)，我掌握了EDA設(shè)計(jì)的基本流程（即設(shè)計(jì)輸入—編譯—調(diào)試—仿真—下載），領(lǐng)會了自頂而下結(jié)構(gòu)化設(shè)計(jì)的優(yōu)點(diǎn)，并具備了初步的EDA程序設(shè)計(jì)能力。我感覺，這個程序最難的地方在于頂層模塊的設(shè)計(jì)，因?yàn)轫攲幽K需要將各個子模塊按照電路原理有機(jī)地結(jié)合起來，這需要扎實(shí)的理論功底，而這正是我所欠缺的。相比而言，子模塊的設(shè)計(jì)就容易多了，因?yàn)閂erilog語言和C語言有很多相似之處，只要明白了實(shí)驗(yàn)原理，就不難完成，水平的高下只體現(xiàn)在程序的簡潔與否。Verilog源程序的編寫很容易出現(xiàn)錯誤，這就需要耐心的調(diào)試。因?yàn)楹芏嗲闆r下，一長串的錯誤往往是由一個不經(jīng)意的小錯誤引起的。當(dāng)程序?qū)艺{(diào)屢錯的時候，最好和其他同學(xué)溝通交流一下，他們不經(jīng)意的一句話，就可能給我啟發(fā)，使問題迎刃而解。這次實(shí)習(xí)，給我感觸最深的還是行為態(tài)度問題。人的能力有大有小，但只要端正態(tài)度，不拋棄，不放棄，任何人都能取得令自己滿意的成績。在此，我由衷的感謝在這次課程設(shè)計(jì)中給了我巨大幫助的老師和同學(xué)們！第五篇：數(shù)字時鐘課程設(shè)計(jì)數(shù)字電子技術(shù)課程設(shè)計(jì)報告一、設(shè)計(jì)目的數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時、分、秒計(jì)時的裝置，與機(jī)械式時鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。因此，我們此次設(shè)計(jì)與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，、設(shè)計(jì)要求（1）設(shè)計(jì)指標(biāo)① 時間以12小時為一個周期； ② 顯示時、分、秒；③ 具有校時功能，可以分別對時及分進(jìn)行單獨(dú)校時，使其校正到標(biāo)準(zhǔn)時間； ④ 計(jì)時過程具有報時功能，當(dāng)時間到達(dá)整點(diǎn)前10秒進(jìn)行蜂鳴報時； ⑤ 為了保證計(jì)時的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供表針時間基準(zhǔn)信號。（2）設(shè)計(jì)要求① 畫出電路原理圖（或仿真電路圖）； ② 元器件及參數(shù)選擇； ③ 電路仿真與調(diào)試；④ PCB文件生成與打印輸出。（3）制作要求自行裝配和調(diào)試，并能發(fā)現(xiàn)問題和解決問題。（4）編寫設(shè)計(jì)報告寫出設(shè)計(jì)與制作的全過程，附上有關(guān)資料和圖紙，有心得體會。三、原理框圖1．?dāng)?shù)字鐘的構(gòu)成數(shù)字鐘實(shí)際上是一個對標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時間不可能與標(biāo)準(zhǔn)時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標(biāo)準(zhǔn)的1HZ時間信號必須做到準(zhǔn)確穩(wěn)定。通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。0 / 12（a）數(shù)字鐘組成框圖2．晶體振蕩器電路晶體振蕩器電路給數(shù)字鐘提供一個頻率穩(wěn)定準(zhǔn)確的32768Ｈz的方波信號，可保證數(shù)字鐘的走時準(zhǔn)確及穩(wěn)定。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數(shù)字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構(gòu)成；另一類是通過ＣＭＯＳ非門構(gòu)成的電路，本次設(shè)計(jì)采用了后一種。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構(gòu)成晶體振蕩器電路，Ｕ２實(shí)現(xiàn)整形功能，將振蕩器輸出的近似于正弦波的波形轉(zhuǎn)換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構(gòu)成一個諧振型網(wǎng)絡(luò)，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構(gòu)成一個正反饋網(wǎng)絡(luò)，實(shí)現(xiàn)了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準(zhǔn)確性，從而保證了輸出頻率的穩(wěn)定和準(zhǔn)確。（b）CMOS 晶體振蕩器（仿真電路）/ 12 3．時間記數(shù)電路一般采用10進(jìn)制計(jì)數(shù)器如74HC290、74HC390等來實(shí)現(xiàn)時間計(jì)數(shù)單元的計(jì)數(shù)功能。本次設(shè)計(jì)中選擇74HC390。由其內(nèi)部邏輯框圖可知，其為雙2510異步計(jì)數(shù)器，并每一計(jì)數(shù)器均有一個異步清零端（高電平有效）。秒個位計(jì)數(shù)單元為１０進(jìn)制計(jì)數(shù)器，無需進(jìn)制轉(zhuǎn)換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進(jìn)位信號與十位計(jì)數(shù)單元的ＣＰＡ相連。秒十位計(jì)數(shù)單元為６進(jìn)制計(jì)數(shù)器，需要進(jìn)制轉(zhuǎn)換。將１０進(jìn)制計(jì)數(shù)器轉(zhuǎn)換為６進(jìn)制計(jì)數(shù)器的電路連接方法如圖 ，其中Ｑ２可作為向上的進(jìn)位信號與分個位的計(jì)數(shù)單元的ＣＰＡ相連。十進(jìn)制六進(jìn)制轉(zhuǎn)換電路分個位和分十位計(jì)數(shù)單元電路結(jié)構(gòu)分別與秒個位和秒十位計(jì)數(shù)單元完全相同，只不過分個位計(jì)數(shù)單元的Ｑ３作為向上的進(jìn)位信號應(yīng)與分十位計(jì)數(shù)單元的ＣＰＡ相連，分十位計(jì)數(shù)單元的Ｑ２作為向上的進(jìn)位信號應(yīng)與時個位計(jì)數(shù)單元的ＣＰＡ相連。時個位計(jì)數(shù)單元電路結(jié)構(gòu)仍與秒或個位計(jì)數(shù)單元相同，但是要求，整個時計(jì)數(shù)單元應(yīng)為１２進(jìn)制計(jì)數(shù)器，不是１０的整數(shù)倍，因此需將個位和十位計(jì)數(shù)單元合并為一個整體才能進(jìn)行１２進(jìn)制轉(zhuǎn)換。利用１片７４ＨＣ３９０實(shí)現(xiàn)１２進(jìn)制計(jì)數(shù)功能的電路如圖（d）所示。（d）十二進(jìn)制電路另外，圖（d）所示電路中，尚余－２進(jìn)制計(jì)數(shù)單元，正好可作為分頻器２ＨZ輸出信號轉(zhuǎn)化為１ＨZ信號之用。4．譯碼驅(qū)動及顯示單元電路選擇ＣＤ４５１１作為顯示譯碼電路；選擇ＬＥＤ數(shù)碼管作為顯示單元電路。由CD4511把輸進(jìn)來的二進(jìn)制信號翻譯成十進(jìn)制數(shù)字，再由數(shù)碼管顯示出來。這里的LED數(shù)碼管是采用共陰的方法連接的。計(jì)數(shù)器實(shí)現(xiàn)了對時間的累計(jì)并以8421BCD碼的形式輸送到CD4511芯片，再由451/ 12 芯片把BCD碼轉(zhuǎn)變?yōu)槭M(jìn)制數(shù)碼送到數(shù)碼管中顯示出來。5．校時電路數(shù)字鐘應(yīng)具有分校正和時校正功能，因此，應(yīng)截?cái)喾謧€位和時個位的直接計(jì)數(shù)通路，并采用正常計(jì)時信號與校正信號可以隨時切換的電路接入其中。即為用COMS與或非門實(shí)現(xiàn)的時或分校時電路，In1端與低位的進(jìn)位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產(chǎn)生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計(jì)時輸入端相連。當(dāng)開關(guān)打向下時，因?yàn)樾Ｕ盘柡?相與的輸出為0，而開關(guān)的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計(jì)時狀態(tài)；當(dāng)開關(guān)打向上時，情況正好與上述相反，這時校時電路處于校時狀態(tài)。實(shí)際使用時，因?yàn)殡娐烽_關(guān)存在抖動問題，所以一般會接一個RS觸發(fā)器構(gòu)成開關(guān)消抖動電路，所以整個較時電路就如圖（f）。（f）帶有消抖電路的校正電路6．整點(diǎn)報時電路電路應(yīng)在整點(diǎn)前10秒鐘內(nèi)開始整點(diǎn)報時，即當(dāng)時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當(dāng)時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為9和5，因此可將分計(jì)數(shù)器十位的QＣ和QＡ、個位的QＤ和QＡ及秒計(jì)數(shù)器十位的QＣ和QＡ相與，從而產(chǎn)生報時控制信號。報時電路可選74HC30來構(gòu)成。74HC30為8輸入與非門。/ 12 說明：當(dāng)時間在59分50秒到59分59秒期間時 分十位、分個 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計(jì)數(shù)器十位的Qc和QA，個位的QD和QA及秒計(jì)數(shù)器十位的QC和QA相與，從而產(chǎn)生報時控制信號。－整點(diǎn)報時電路部分四、元器件1．四連面包板1塊（編號A45）2．鑷子1把 3．剪刀1把4．共陰八段數(shù)碼管6個 5．網(wǎng)絡(luò)線2米/人 6．CD4511集成塊6塊 7．CD4060集成塊1塊 8．74HC390集成塊3塊 9．74HC51集成塊1塊 10．74HC00集成塊4塊 11．74HC30集成塊1塊 12．10MΩ電阻5個 13．500Ω電阻14個 14．30p電容2個15． 16．蜂鳴器10個（每班）1）芯片連接圖1)74HC00D2)CD4511 / 123)74HC390D4)74HC51D2．面包板的介紹面包板一塊總共由五部分組成，一豎四橫，面包板本身就是一種免焊電板。面包板的樣式是：/ 12 面包板的注意事項(xiàng)：1． 面包板旁一般附有香蕉插座，用來輸入電壓、信號及接地。2． 上圖中連著的黑線表示插孔是相通的。3． 拉線時，盡量將線緊貼面包板，把線成直角，避免交叉，也不要跨越元件。4． 面包板使用久后，有時插孔間連接銅線會發(fā)生脫落現(xiàn)象，此時要將此排插孔做記號。并不再使用。五、各功能塊電路圖數(shù)字鐘從原理上講是一種典型的數(shù)字電路，可以由許多中小規(guī)模集成電路組成，所以可以分成許多獨(dú)立的電路。（一）六進(jìn)制電路由74HC390、7400、數(shù)碼管與4511組成，電路如圖一。U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BI~LTOGVCC5V4511BD將十進(jìn)制計(jì)數(shù)器轉(zhuǎn)換為六進(jìn)制的連接方法（二）十進(jìn)制電路由74HC390、7400、數(shù)碼管與4511組成，電路如圖二。/ 12 U4A3126U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT4511BD十進(jìn)制接法測試仿真電路（三）六十進(jìn)制電路由兩個數(shù)碼管、兩451一個74HC390與一個7400芯片組成，電路如圖三。（四）雙六十進(jìn)制電路由2個六十進(jìn)制連接而成，把分個位的輸入信號與秒十位的Qc相連，使其產(chǎn)生進(jìn)位，電路圖如圖四。/ 12ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG***14V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD（五）時間計(jì)數(shù)電路由1個十二進(jìn)制電路、2個六十進(jìn)制電路組成，因上面已有一個雙六十電路，只要把它與十二進(jìn)制電路相連即可，詳細(xì)電路見圖五。ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V***45VVCCVCC***49***45V***3121110***01514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOE