基于單片機(jī)的步進(jìn)電機(jī)轉(zhuǎn)速控制器的設(shè)計(jì)-資料下載頁(yè)
2024-11-17 21:30本頁(yè)面
【導(dǎo)讀】步進(jìn)電機(jī)是將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開(kāi)環(huán)控制元件。這一線性關(guān)系的存在，加上步進(jìn)電機(jī)只有周期性的誤差而無(wú)累。使得在速度、位置等控制領(lǐng)域用步進(jìn)電機(jī)來(lái)控制變的非常。步進(jìn)電機(jī)的調(diào)速一般是改變輸入步進(jìn)電機(jī)的脈沖的頻率來(lái)實(shí)現(xiàn)步。在本設(shè)計(jì)方案中采用AT89C51型單片機(jī)內(nèi)部的定時(shí)器改變CP
【正文】 D a t e : 1 0 J u n 2 0 1 0 S h e e t o f F i l e : H : \ 電路原理圖 . d d b D r a w n B y :1Cu16V d d2Cp15Co3Ck14Em4U / D13Ф15Ea12Ф26Eb11Ф37Фc10Ф48Фs9RPWM8713T 1 / P 3 .515W R / P 3 . 616 R D / P 3 .717X T A L 218X T A L 119G N D20T 0 / P 3 .414P 1 . 01 P 1 . 12P 1 . 34P 1 . 45P 1 . 56P 1 . 23P 1 . 67P 1 . 78R X D / P 3 . 010T X D / P 3 . 111R S T / V P D9P 0 . 1 / A D 138I N T 0 / P 3 . 212P 2 . 4 / A 1 225P 2 . 0 / A 821P 2 . 1 / A 922P 2 . 2 / A 1 023P 2 . 3 / A 1 124I N T 1 / P 3 . 313P 2 . 5 / A 1 326P 2 . 6 / A 1 427P 2 . 7 / A 1 528P S E N29A L E / P R O G30E A / V P P31P 0 . 7 / A D 732P 0 . 6 / A D 633P 0 . 5 / A D 534P 0 . 4 / A D 435P 0 . 3 / A D 336P 0 . 2 / A D 237P 0 . 0 / A D 039V C C40AT89C51A T 8 9 C 5 1+ 5 VA 相驅(qū)動(dòng)B 相驅(qū)動(dòng)C 相驅(qū)動(dòng) 圖 驅(qū)動(dòng)電路框圖 顯示電路與鍵盤(pán)的選擇 顯示電路的用 8279 芯片來(lái)驅(qū)動(dòng)， 8279 芯片分別接兩排顯示器，每排為 4位顯示，分別用來(lái)顯示步進(jìn)電機(jī)的實(shí)際轉(zhuǎn)速與給定轉(zhuǎn)速。 8279 與 CPU 的連接圖如 所示： 山東科技大學(xué)學(xué)士學(xué)位論文 25 8279 芯片的具體介紹如下； (1)DB0～ DB7：雙向數(shù)據(jù)總線。在 CPU 于 827 數(shù)據(jù)與命令的傳送。 (2)CLK： 8279 的系統(tǒng)時(shí)鐘， 100KHZ 為最佳選擇。 (3)RESET：復(fù)位輸入線，高電平有效。當(dāng) RESET 輸入端出現(xiàn)高電平時(shí)， 8279 被初始 復(fù)位。 (4)/CS：片選信號(hào)。低電平使能，使能時(shí)可將命令寫(xiě)入 8279 或讀取 8279的數(shù)據(jù)。 (5) A0：用于區(qū)分信息的特性。當(dāng) A0=1 時(shí)， CPU 向 8279 寫(xiě)入命令或讀取 8279 的狀態(tài)；當(dāng) A0 為 0時(shí)，讀寫(xiě)一數(shù)據(jù)。 (6) /RD：讀取控制線。 /RD=0,8279 會(huì)送數(shù)據(jù)至外部總線。 (7)/WR：寫(xiě)入控制線。 /WR=0,8279 會(huì)從外部總線捕捉數(shù)據(jù)。 (8)IRQ：中斷請(qǐng)求輸出線，高電平有效。當(dāng) FIFO RAM 緩沖器中存有鍵盤(pán)上閉合鍵的鍵碼時(shí)， IRQ 線升高，向 CPU 請(qǐng)求中斷，當(dāng) CPU 將緩沖器中的輸入鍵數(shù)的數(shù)據(jù)全部讀取時(shí)，中斷請(qǐng)求線下降為低電平。 (9)L0～ SL3：掃描輸出線，用于對(duì)鍵盤(pán)顯示器掃 描。可以是編碼模式（ 16 對(duì) 1）或譯碼模式（ 4 對(duì) 1）。 (10)～ RL7：反饋輸入線，由內(nèi)部拉高電阻拉成高電平，也可由鍵盤(pán)上按鍵拉成低電平。 (11)FT、 CNTL/STB ：控制鍵輸入線，由內(nèi)部拉高電 阻拉成高電平，也可由外部控制按鍵拉成低電平。 山東科技大學(xué)學(xué)士學(xué)位論文 26 (12)TB0～ OUTA0～ 3：顯示段數(shù)據(jù)輸出線，可分別作為兩個(gè)半字節(jié)輸出，也可作為 8位段數(shù)據(jù)輸出口，此時(shí) OUTB0 為最低位， OUTA3 位最高位。 圖 8279與 CPU的接線圖 123456ABCD654321D C B ATitleNumberRevisionSizeBDate:10Jun2010Sheet of File:H:\電路原理圖.ddbDrawn By:1 2 3 4 5 6 7 891011121314151674071 2 3 4 5 6 7 891011121314151675451abfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9DS?GREENCAabfcgdeVCC1234567abcdefg8dpdp9acbdefgdpacbdefgdpacbdefgdpacbdefgdpacbdefgdpacbdefgdpacbdefgdpacbdefgdpa b c d e f gdpL1L2L3L4L5L6L7L8DB2DB3DB4DB5DB6DB7DB0DB1DB2DB3DB4DB5DB6DB7DB0DB1DB0DB1DB2DB3DB4DB5DB6DB7WRRDRDWROC1C111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19VSS20VCC14GND1074LS373VSSVSS20uF2K+5IRQIRQ+5c d e f g dpa bA B CBDA B CA B CBDA1B2C3G2A4G2B5G18Y77Y69Y510Y411Y312Y213Y114Y0156U?A1B2C3G2A4G2B5G18Y77Y69Y510Y411Y312Y213Y114Y015674LS138L1 L2 L3 L8L4 L5 L6 L7RL0RL1RL2R1 R2 R3S0S1S2S3S4S5S6S7S8R1 R2R3R1 R2 R3RL2RL1RL0+5DB315DB416DB517DB618DB719VSS20DB214RL21 RL32RL44RL65RL76CLOCK3P1.67P1.78RD10WR11RESET9RL038DB012OUTA225A021CS22BD23OUTA324DB113OUTA126OUTA027OUTB328OUTB229OUTB130OUTB031SL032SL133SL234SL335SHIFT36CNTL/STB37RL139VCC408279AT89S51+12vGNDT1/P3.515WR /P3.616 RD/P3.717XTAL218XTAL119GND20T0/P3.414P1.01 P1.12P1.34P1.45P1.56P1.23P1.67P1.78RXD/P3.010TXD/P3.111RST/VPD9P0.1/AD138INT0/P3.212P2.4/A1225P2.0/A821P2.1/A922P2.2/A1023P2.3/A1124INT1/P3.313P2.5/A1326P2.6/A1427P2.7/A1528PSEN29ALE/PROG30EA/VPP31P0.7/AD732P0.6/AD633P0.5/AD534P0.4/AD435P0.3/AD336P0.2/AD237P0.0/AD039VCC40AT89C51AT89C51山東科技大學(xué)學(xué)士學(xué)位論文 27 (13)BD 消隱輸出線，低電平有效。當(dāng)顯示器切換時(shí)或使用消隱命令時(shí)，將顯示消隱。具體芯片理框圖如 所示：
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1