cpld概述-資料下載頁
2024-12-29 01:00本頁面
【正文】 的電子系統(tǒng)和大規(guī)模集成電路的設(shè)計(jì)與制造是不可想象的，反過來，生產(chǎn)制造技術(shù)的不斷進(jìn)步又對 EDA技術(shù)提出新的要求。179。沒有 EDA技術(shù)的發(fā)展和進(jìn)步，無法有效的設(shè)計(jì)與應(yīng)用現(xiàn)代復(fù)雜電子系統(tǒng)和大規(guī)模集成電路芯片，也不會有現(xiàn)代電子技術(shù)的今天。179。EDA技術(shù)的迅猛發(fā)展，使得整個 電子系統(tǒng) 設(shè)計(jì)與 微電子器件 設(shè)計(jì)的面貌發(fā)生了深刻改變。因此， 學(xué)習(xí)和掌握電子系統(tǒng)的 EDA設(shè)計(jì)方法和 EDA開發(fā)工具，是我們掌握現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)的 必需之路 。SIEE of CUMT世界最知名的專業(yè) EDA公司179。 CANDENCE公司179。 SYNOPSYS公司179。 MENTOR公司 這些專業(yè) EDA公司的產(chǎn)品，就是 IC設(shè)計(jì)軟件系統(tǒng)和 CPLD/FPGA開發(fā)系統(tǒng)。 各國的 IC研究與設(shè)計(jì)企業(yè)，幾乎都是使用這些公司的 EDA設(shè)計(jì)平臺（軟件系統(tǒng)）來設(shè)計(jì)他們的IC產(chǎn)品。包括中科院計(jì)算所，也是用 CANDENCE和SYNOPSYS公司的設(shè)計(jì)平臺來設(shè)計(jì)中國的 “ 龍芯 ” CPU。SIEE of CUMT國外主要的 CPLD/FPGA開發(fā)系統(tǒng)有：179。Altera: MAX+PlusII、 QuartusII179。Xilinx: Foundation、 Alliance179。Lattice: Synario、 Vantis179。AMD: Micro Sim179。Altec: Active CAD179。Pilkington: FPAA FPMA179。OrCAD: OrCAD/2023SIEE of CUMTPLD數(shù)字系統(tǒng)的設(shè)計(jì)步驟設(shè)計(jì)順序 仿真SIEE of CUMT設(shè)計(jì)輸入179。 原理圖輸入178。 使用元件符號和連線等描述178。 比較直觀，但設(shè)計(jì)大規(guī)模的數(shù)字系統(tǒng)時(shí)則顯得繁瑣179。 HDL語言輸入178。 邏輯描述功能強(qiáng)178。 成為國際標(biāo)準(zhǔn)，便于移植179。 波形輸入178。 根據(jù)系統(tǒng)信號的波形，得出產(chǎn)生這些波形的電路179。 狀態(tài)圖輸入178。 根據(jù)系統(tǒng)狀態(tài)圖，得出產(chǎn)生滿足狀態(tài)圖要求的電路原理圖與 HDL的關(guān)系 類似于 高級語言與匯編語言。SIEE of CUMT設(shè)計(jì)處理179。 優(yōu)化和綜合－ 優(yōu)化 ：將邏輯化簡，減少設(shè)計(jì)所耗用的資源－ 綜合 ：將模塊化層次化設(shè)計(jì)的多個文件合并為一個網(wǎng)表，使設(shè)計(jì)層次平面化。179。 映射－把設(shè)計(jì)分為多個適合特定器件內(nèi)部邏輯資源實(shí)現(xiàn)的邏輯小塊的形式179。 布局與布線－將已分割的邏輯小塊放到器件內(nèi)部邏輯資源的具體位置并利用布線資源完成各功能塊之間的連接179。 生成編程文件－生成可供器件編程使用的數(shù)據(jù)文件SIEE of CUMT仿真179。 功能仿真－－不考慮信號傳輸和器件的延時(shí)，得到信號的邏輯關(guān)系波形。179。 時(shí)序仿真－－考慮信號傳輸和器件的延時(shí)后，得到信號的真實(shí)時(shí)序邏輯關(guān)系（波形）。 （ 不同器件的內(nèi)部延時(shí)不一樣，不同的布局、布線延時(shí)也會有比較大的不同）179。 在線驗(yàn)證－－利用實(shí)現(xiàn)手段測試器件最終功能和性能指標(biāo)－－使所設(shè)計(jì)的器件真正在板運(yùn)行，測試運(yùn)行結(jié)果是否正確。SIEE of CUMT在系統(tǒng)編程技術(shù) ISP－ In System Program 179。 優(yōu)點(diǎn)：178。方便硬件的調(diào)試178。方便硬件版本的升級，類似于軟件升級179。 對 PLD的邏輯功能隨時(shí)進(jìn)行修改。甚至在板予以修改與重置。SIEE of CUMT邊界掃描測試技術(shù) BST－ Boundary Scan Test 179。據(jù) (JTAG標(biāo)準(zhǔn) )，用于解決大規(guī)模集成電路的測試問題。179。現(xiàn)在新開發(fā)的可編程器件都支持邊界掃描技術(shù)，并將其作為 ISP接口。179。在 CPLD/DSP開發(fā)和 IC設(shè)計(jì)與制造中得到廣泛應(yīng)用。SIEE of CUMT習(xí) 題 P14 EDA技術(shù)中包含哪些基本內(nèi)容？ FPGA/CPLD在 ASIC設(shè)計(jì)中有什么用處？使用 PLD器件和使用 74系列 /CD4000系列器件 進(jìn)行數(shù)字系統(tǒng)開發(fā)有何相同與不同之處 ?SIEE of CUMT課堂回顧數(shù)字系統(tǒng)與數(shù)字器件構(gòu)建數(shù)字系統(tǒng)的 4個途徑⑴ 標(biāo)準(zhǔn)邏輯電路， ⑵ CPU， MCU， DSP等，⑶ 定制 ASIC， ⑷ 可編程邏輯器件 PLD為什么會發(fā)展 PLD PLD的發(fā)展趨勢SIEE of CUMT謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1