cpld與fpgappt課件-資料下載頁
2025-01-12 18:32本頁面
【正文】 FPGA低 。 ?布線結(jié)構(gòu)與延時(shí)預(yù)測性 ?FPGA為 非連續(xù)式 布線。 FPGA器件在 每次編程 時(shí)實(shí)現(xiàn)的邏輯功能一樣，但走的路線不同，因此 延時(shí)難以預(yù)測 ，要求開發(fā)軟件允許工程師對關(guān)鍵的路線給予限制。 ?CPLD為 連續(xù)式 布線。 CPLD每次布線路徑一樣，其連續(xù)式互連結(jié)構(gòu)利用具有同樣長度的一些金屬線實(shí)現(xiàn)邏輯單元之間的互連，消除了分段式互連結(jié)構(gòu)在定時(shí)上的差異，并且在邏輯單元之間提供 快速 而且具有 固定延時(shí) 的通路。另外， CPLD的延時(shí)比較小 。 CPLD與 FPGA的區(qū)別 嵌入式陣列塊 CPLD/FPGA的選擇 FPGA／ CPLD的選擇主要看開發(fā)項(xiàng)目本身的需要。 對于普通規(guī)模而且產(chǎn)量不是很大的產(chǎn)品項(xiàng)目，通常使用 CPLD比較好 。這是因?yàn)椋? (1)中小規(guī)模范圍， CPLD價(jià)格較便宜，能直接用于系統(tǒng)。各系列的 CPLD器件的邏輯規(guī)模覆蓋面居中小規(guī)模 (1000門至5萬門 )，有很寬的可選范圍，上市速度快．市場風(fēng)險(xiǎn)小。 (2)目前最常用的 CPLD多為在系統(tǒng)可編程的硬件器件，編程方式極為便捷。這一優(yōu)勢能保證所設(shè)計(jì)的電路系統(tǒng)隨時(shí)可通過各種方式進(jìn)行硬件修改和硬件升級，且有良好的器件加密功能。 (3)CPLD中有專門的布線區(qū)和許多塊，無論實(shí)現(xiàn)什么樣的邏輯功能或采用怎樣的布線方式，引腳至引腳間的信號延時(shí)幾乎是固定的，與邏輯設(shè)計(jì)無關(guān)。這種特性使得設(shè)計(jì)調(diào)試比較簡單，邏輯設(shè)計(jì)中的毛刺現(xiàn)象比較容易處理，廉價(jià)的 CPLD就能獲得比較高速的性能。 (4)開發(fā) CPLD的 EDA軟件比較容易得到，如 MAX+plus就可以免費(fèi)獲得。 (5)CPLD的結(jié)構(gòu)大多為 E2PROM或 FLASH ROM形式，編程后即可固定下載的邏輯功能。使用方便，電路簡單。 對于大規(guī)模的邏輯設(shè)計(jì)、 ASIC設(shè)計(jì)或單片系統(tǒng)設(shè)計(jì)，則多采用 FPGA。 從邏輯規(guī)模上講 ,FPGA覆蓋了大中規(guī)模范圍，邏輯門數(shù)從 5干門至兩百萬門。 PLD器件的配置與編程 ?何謂配置和編程？ ?將 VHDL代碼形成的文件寫入 PLD器件的過程 ?配置（ configure）和編程 (program)的區(qū)別 ?Program：對 flash或者 EEPROM工藝的配置芯片或者 PLD器件進(jìn)行寫入的過程 ?Configure：對 SDRAM工藝的 FPGA寫入數(shù)據(jù)必須每次上電后均要進(jìn)行一次，編程文件保存在配置芯片中，上電時(shí)從編程芯片下載到 FPGA中 Altera器件的配置編程過程 ?CPLD器件可獨(dú)立使用，無需其他編程芯片，直接通過 JTAG接口或其他接口進(jìn)行編程。 ?FPGA器件不能獨(dú)立使用（調(diào)試時(shí)可以），需要和配置芯片一起使用，在生產(chǎn)時(shí)，代碼寫入配置芯片中，應(yīng)用時(shí)，加電后代碼自動從配置芯片寫入 FPGA中。 PLD器件的 2種配置方法 1. 通過 PC機(jī)配置 Altera公司的 FPGA的配置 共有 7種模式： 1. Passive Serial (PS) 2. Active Serial (AS) 3. Passive Parallel Synchronous (PPS) 4. Fast Passive Parallel (FPP) 5. Passive Parallel Asynchronous (PPA) 6. Passive Serial Asynchronous (PSA) 7. Joint Test Action Group (JTAG) JTAG模式 可通過 FGPA的 MSEL0,MSEL1引腳選擇 被動 /主動 串行 /并行 異步 /同步 ？？？ 有關(guān)配置的術(shù)語 ?被動 /主動 是指 FPGA的配置過程是 FPGA發(fā)起 還是配置器件（主 機(jī) host）發(fā)起，如是 FPGA器件發(fā)起配置，則為主動， 否則為被動 ?串行 /并行 配置數(shù)據(jù)通過一根數(shù)據(jù)線傳送道到 FPGA中為串行，并 行配置一般有 8根數(shù)據(jù)線，速度更快 ?異步 /同步 異步配置，沒有時(shí)鐘信號線，同步配置有時(shí)鐘信號線 Active Serial (AS) 主動串行 1. Configuration with the serial configuration devices (EPCS1 and EPCS4). 2. 用于 Cyclone系列器件的配置 3. 必須使用 ByteBlaster II電纜
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1