【正文】 這些都在不減少邏輯能力的情況下使用 ?快速，可預(yù)測連線延時的快速通道連續(xù)式布線結(jié)構(gòu)。 ?實現(xiàn)快速加法器，計數(shù)器和比較器的專用進位鏈。 ?實現(xiàn)高速，多輸入邏輯函數(shù)的專用進位鏈。 ?模擬三態(tài)能實現(xiàn)內(nèi)部三態(tài)總線。 ?多達 6個全局時鐘信號和 4個全局清除信號。 ?每個引腳都有一個獨立的三態(tài)輸出使能控制。 ?每個 I/O引腳都有漏極開路選擇 FLEX 10K是工業(yè)界第一個嵌入式 PLD，由于具有高密度，低成本，低功率等特點，所以脫穎而出成為當今 Altera FPGA 中應(yīng)用最好的器件系列。 54 ? 支持多電壓 I/O接口。 ? 在 FLEX 10KA器件允許輸入引腳的電壓為 ，在 FLEX 10KB器件中容 許輸入引腳電壓為 ? 低功耗 ? 件采用先進的 SRAM工藝制造并可在 ， ， ? 通過外部 EPROM，集成控制器或 JTAG接口實現(xiàn)在電路可重構(gòu)。 ? 所有器件都經(jīng)過 100%功能測試 ? ? （ 1）它是工業(yè)界第一種嵌入式可編程邏輯器件，提供在單個器件中的系統(tǒng)集成。 （ 2）高密度 . （ 3）系統(tǒng)級特點 . （ 4）靈活內(nèi)部連接 . （ 5）增強功能 I/O引腳 . （ 6）具有快速建立時間和時鐘延時的外部寄存器 （ 7）多種封裝方式可任意選擇。 （ 8）工作在 486和奔騰 PC機型等平臺上的 Altera MAX+PLUS II開發(fā)系統(tǒng) , 支持軟件設(shè)計和自動布局布線 55 可編程邏輯與 ASIC 可編程邏輯 (PLD)是由用戶編程實現(xiàn)所需邏輯功能的數(shù)字集成電路。 可編程邏輯器件包括 1) 低密度。 2) 現(xiàn)場可編程門陣列 (FPGA)。 3) 復(fù)雜的 PLD(CPLD)。 56 ASIC的特點 降低了產(chǎn)品的綜合成本 提高了產(chǎn)品的可靠性 提高了產(chǎn)品的保密程度和競爭能力 降低了電子產(chǎn)品的功耗 提高了電子產(chǎn)品的工作速度 大大減小了電子產(chǎn)品的體積和重量 半定制設(shè)計由于不需要涉及布局布線專業(yè)知識和經(jīng)驗，也使得設(shè)計人員都能夠接受這種 CAD技術(shù) 57 ASIC的發(fā)展趨勢 向高密度，大規(guī)模的方向發(fā)展 向系統(tǒng)內(nèi)可重構(gòu)的方向發(fā)展 向低電壓，低功耗的方向發(fā)展 向可預(yù)測延時器件的方向發(fā)展。 向混合可編程技術(shù)方向發(fā)展 電子系統(tǒng)的發(fā)展必須以電子器件為基礎(chǔ)，但并不與之同步，往 往系統(tǒng)的設(shè)計需求更快。因而隨電子系統(tǒng)復(fù)雜度的提高，可編程 ASIC器件的規(guī)模不斷的擴大，從最初的幾百門到現(xiàn)在 靈活的可編程性和時間使可編程 的上百萬門 集成技術(shù)的飛速發(fā)展，工藝水平的不斷提高，節(jié)能潮流在全世界興起，也為半導(dǎo)體工業(yè)提出了降低工作電壓的發(fā)展方向 58 可編程 ASIC特有的產(chǎn)品上市快以及硬件可重構(gòu)特性為電子產(chǎn)品的開發(fā)帶來了極大的方便，它的廣泛應(yīng)用使得電子系統(tǒng)的構(gòu)成和設(shè)計方法均發(fā)生很大變化。在未來幾年里這一局面將會有所改變，模擬電路及數(shù)?；旌想娐返目删幊碳夹g(shù)將得到發(fā)展 ASIC產(chǎn)品能得以廣泛的應(yīng)用，當前的系統(tǒng)的系統(tǒng)中，數(shù)字系統(tǒng)有大的數(shù)據(jù)吞吐量，更多的圖象處理，因而高速的系統(tǒng)時鐘是必不可少。為了保證高速系統(tǒng)的穩(wěn)定性，延時可預(yù)測性是十分重要的。因此，為了適應(yīng)未來復(fù)雜的高速電子系統(tǒng)的要求，高速可預(yù)測也是一個發(fā)展趨勢。 59 FLEX 10K功能描述 嵌入式陣列是由一系列 EAB（嵌入式陣列塊）構(gòu)成的。當要實現(xiàn)有關(guān)存儲器功能時，每個 EAB提供 2048位來構(gòu)造 RAM，ROM， FIFO或雙口 RAM等功能。當 EAB用來實現(xiàn)乘法器，微控制器，狀態(tài)機以及 DSP等復(fù)雜邏輯時。每個 EAB可以貢獻 100到 600個門。 EAB可單獨使用也可以組合起來使用 邏輯陣列是由一系列的邏輯陣列塊（ LAB）構(gòu)成的。每個LAB包含 8個 LE和一些連接線，每個 LE含有一個 4輸入查找表（ LUT）一個可編程觸發(fā)器，進位鏈和級聯(lián)鏈， LE的結(jié)構(gòu)能有效地實現(xiàn)各種邏輯。每個 LAB是個 LAB是個獨立的結(jié)構(gòu)，它具有一個獨立的結(jié)構(gòu)，它具有共同的輸入，互連與控制信號 LAB的這種“粗粒度”結(jié)構(gòu)有利于布線和實現(xiàn)器件的高性能。 FLEX 10K主要由嵌入式陣列塊，邏輯陣列塊 ,FastTrack和 I/O單元四部分組成 60 FLEX 10K器件的 I/O單元（ IOE）驅(qū)動的。 IOE位于快速通道的行和列的末端，每個 IOE有一個雙向 I/O緩沖器和一個既可作輸入寄存器的觸發(fā)器。當 IOE作為專用時鐘引腳時，這些寄存器提供了特殊的功能。當它作為輸入時，可提供少于 0ns的保持時間；而作為輸出時，這些 寄存器可提供少于 “時鐘到輸出”的時間 。 FLEX 10K器件內(nèi)部信號的互連和器件引腳之間的 信號互連是由快速通道連線提供的，它是貫通器件 長、寬的快速連線通道。 61 FLEX 10K的 EAB FLEX 10K中嵌入式陣列是由一系列用于實現(xiàn)邏輯功能和具有存儲功能的 EAB組成的 .EAB是在輸入 ,輸出口上帶有寄存器 RAM塊 ,它可以非常方便的實現(xiàn)一些規(guī)模不太大的 FIFO,ROM,RAM和雙端口和錯誤校正電路等的功能 。除此之外 ,還可以用于算術(shù)邏輯單元 ,數(shù)字濾波器 ,微控制器和微處理器 . EAB具有快速可預(yù)測的性能 , 并且是全部可編程的 ,這為設(shè)計者提供了嵌入式中實現(xiàn)完全可控制的編程功能 ,它還具有全部更改內(nèi)容或根據(jù)需要定制的能力 .EAB還能動態(tài)重配置 ,即允許設(shè)計者改變設(shè)計的一部分而不影響器件剩余部分的工作 62 每個 FLEX 10K EAB含有 2048bit的 RAM,其數(shù)據(jù)最大寬度為 8bit,地址線最大寬度為 分布式 RAM不同 ,FLEX 10K EAB的設(shè)計能保證可預(yù)測的 并且易于使用的定時關(guān)系 .EAB的寫使能信號可以與輸入 時鐘同步 ,也可以異步工作 .EAB也包含用于同步性設(shè)計的 輸入寄存器 ,輸出寄存器和地址寄存器 ,EAB的輸出可以 是寄存器輸出也可以是組合輸出 ,寄存器輸出可用于流水 線設(shè)計 ,從而提高系統(tǒng)性能