cpld和fpga培訓課件-資料下載頁
2024-12-29 01:00本頁面
【正文】 O FFY FFX 0 1 0 1 1 0 1 0 1 0 現(xiàn)場可編程門陣列 (FPGA) 1. 可編程邏輯塊 FPGA結構簡介 通過對邏輯塊中的LUT和相關數(shù)據(jù)選擇器編程，可以實現(xiàn)所需要的組合邏輯電路。 如果觸發(fā)器的輸出，經(jīng)可編程連線資源反饋給輸入，再經(jīng) LUT產(chǎn)生激勵函數(shù)驅(qū)動觸發(fā)器的D端，可以構成時序邏輯電路。 28 G L U T BY SR CLK CE Q0 F L U T D EC Rd Q Sd I4 I3 I2 I1 O I4 I3 I2 I1 O FFX Q1 0Q D EC Rd Q Sd FF Y 0101 ? 0 1 1 0 1 0 邏輯塊編程實現(xiàn) 2 位二進制計數(shù)器 Q1nQn0 Q1n+1(D1) Q0n+1(D0 ) 00 01 01 10 10 11 11 00 2位二進制狀態(tài)轉(zhuǎn)換表 0001011 QDD???得用可編程邏輯塊實現(xiàn) 2位二進 制遞增計 數(shù)器。 現(xiàn)場可編程門陣列 (FPGA) 1. 可編程邏輯塊 FPGA結構簡介 29 2. I/O塊 弱保持電路 T D I/O IQ ICE CL K I O EC Q Q EC D 可編程輸出緩沖器 可編程輸入緩沖器 VCCO VCCO VCCO VR EF 可編程延時電路 OFF IFF D EC Q TFF OCE TC E 可編程開關 M M 輸出 控制 輸入 將引腳編程為輸入、輸出和雙向功能。 現(xiàn)場可編程門陣列 (FPGA) FPGA結構簡介 30 3. 可編程連線資源 可 編程開關實現(xiàn)邏輯塊與邏輯塊之間，邏輯塊與連線之間，邏輯塊與 I/O之間等的連接。 縱向連線 M 橫向連線 橫向連線 縱向連線 M M M M M M 縱橫交叉互聯(lián)開關 兩種典型的互聯(lián)開關結構如圖。 6路互聯(lián)開關 現(xiàn)場可編程門陣列 (FPGA) FPGA結構簡介 31 可編程邏輯器件開發(fā)過程簡介 邏輯電路設計 設計輸入 邏輯綜合 功能仿真 適配 定時仿真 編程 （下載） 編程數(shù)據(jù)裝載 (F P G A ) 根據(jù)要求設計邏輯電路 用原理圖或HDL描述輸入計算機 電路圖連線檢查。邏輯化簡、優(yōu)化 邏輯功能仿真。不滿足要求需重新設計 根據(jù)特定芯片，生成編程數(shù)據(jù) 包含延時信息的時序仿真 將編程數(shù)據(jù)寫入芯片 可編程器件的一般開發(fā)過程 32 ? CPLD采用 CMOS E2PROM工藝制造，編程后，即使切斷電源，其邏輯也不會消失，且可以在系統(tǒng)編程（ ISP特性）。 ? FPGA的 LUT由數(shù)據(jù)選擇器和 SRAM構成，切斷電源后，其邏輯會消失。所以 FPGA需要外部的 PROM保存編程數(shù)據(jù)。每次通電，自動將 PROM中的編程數(shù)據(jù)裝載到 FPGA中。 FPGA需要編程數(shù)據(jù)裝 載 可編程邏輯器件開發(fā)過程簡介 33 計 算機根據(jù)用戶編寫的源程序運行開發(fā)系統(tǒng)軟件，產(chǎn)生相應的編程數(shù)據(jù)和編程命令，通過五線編程電纜接口與 芯片連接 。 將電纜接到計算機的并行口（現(xiàn)在下載板多用 USB接口），通過編程軟件發(fā)出編程命令，將編程數(shù)據(jù)文件中的數(shù)據(jù)下載到芯片。 編程條件 （ 1）微機；（ 2） CPLD編程軟件； （ 3）專用編程電纜。 可編程邏輯器件開發(fā)過程簡介 34 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
畢業(yè)設計相關推薦
鄂ICP備17016276號-1