【正文】 率任意波形）來產生許多可能產生的頻率，但DDS技術迅速獲得了解決頻率（或波形）產生和工業(yè)應用要求的方法，因為單芯片集成電路器件可以產生簡單的可編程的模擬輸出高分辨率和準確性的波形。此外，在這兩個過程中不斷改進技術和設計，使成本和功耗水平前所未有的低。例如AD9833，一個基于DDS的可編程波形發(fā)生器（圖1），消耗的最大功率為30mW。使用DDS有什么主要好處？對DDS的AD9833器件進行編程，如通過一個高速串行外設接口（SPI），而且只需要一個外部時鐘來生成簡單的正弦波。DDS器件現(xiàn)已可以產生從1到400MHz的頻率，（時鐘基于103MHz兆赫）。電源效益低，成本低，包裝單小，加上其固有的優(yōu)良性能，并能夠以數(shù)字形式（和重新編程）輸出波形使DDS器件是極具吸引力的解決方案，相比不太靈活的包括分子聚合離散在內的解決方案。圖2 DDS輸出的矩形波三角波正弦波一個典型的DDS的設備可以產出什么樣的輸出？DDS器件不僅限于純粹的正弦波輸出。圖2顯示了方波、三角波和正弦波輸出。如何使用DDS的設備創(chuàng)建一個正弦波？圖3 組件的直接數(shù)字合成器這里有一個DDS的內部電路：其主要成分是相位累加器，振幅轉換（通常是正弦查找）和一個DAC。這些模塊的代表圖如圖3。DDS產生一個特定頻率的正弦波。它的頻率取決于兩個變量，參考時鐘頻率和（控制字）數(shù)字編程的頻率。二進制數(shù)的頻率主要輸入到相位累加器。在使用正弦查找表時，用相位累加器計算一個階段（角）的地址查找表，輸出幅度的數(shù)字值對應相位角的正弦。反過來，DAC把這個數(shù)字轉換為相應值的模擬電壓或電流。要生成一個固定頻率的正弦波，恒定值（相位增量，這是由二進制數(shù)決定）被添加到時鐘周期的相位累加器。如果相位增量大，相位累加器會迅速通過正弦查找表，從而產生高頻率的正弦波。如果相位增量小，相位累加器將采取更多的步驟，因而產生較慢的波形。完整的DDS是什么意思？D/A轉換器和一個DDS的單一芯片的整合通常被稱為一個完整的DDS的解決方案，ADI公司的普通性質DDS。讓我們說些有關累加器的知識。它是如何工作的？連續(xù)時間正弦信號的角度范圍內有一個重復的階段0至2。數(shù)字的實施沒有什么不同，該計數(shù)器可以把相位累加器作為DDS的功能來執(zhí)行。圖4 數(shù)字相位輪為了理解這一點的基本功能，將可視化的正弦波振蕩作為一個階段輪圍繞旋轉圓向量（見圖4）。每個階段輪指向對應的等效點1波周期的正弦。由于矢量旋轉的輪子，形象化的角度的正弦值產生相應的正弦波。一個車輪周圍的相速度向量，為一個常數(shù)，正弦波輸出結果為一個完整周期。相位累加器提供等距相角值隨車輪周圍的向量線性旋轉。相位累加器對應于點的波周期輸出的正弦。相位累加器實際上是一個模 M的計數(shù)器，每次收到一個時鐘脈沖其存儲的數(shù)量遞增。遞增幅度取決于輸入字（米）。這個字形成相位步長之間的參考，它有效地設置跳過多少分左右相輪。規(guī)模越大的跳躍，相位累加器以越快的速度溢出，且其周期相當于一個正弦波。該輪在數(shù)字離散相點中，取決于分辨率的相位累加器（n），這決定了DDS的調諧。對于一個n = 28位相位累加器，1 ... 0001 M值的0000會導致相位累加器溢出后228參考時鐘周期（增量）。如果M值更改為0111 ... 1111，相位累加器溢出后，將只有2參考時鐘周期（取決于奈奎斯特最低要求）。這種關系是發(fā)生在基本調整方程DDS的結構為：其中：FOUT是DDS的輸出頻率M是頻率控制字的二進制fC是內部參考時鐘頻率（系統(tǒng)時鐘）n是每組長度的相位累加器位，M的值發(fā)生變化導致輸出頻率的變化。無回路的建立時間發(fā)生在一個循環(huán)鎖相內。由于輸出頻率的增加，減少樣本周期數(shù)。由于抽樣理論決定了至少兩個周期，每樣都需要重建的輸出波形，基本的DDS輸出頻率是fC/2。圖5 流過DDS的信號然而，對于實際應用中，輸出頻率是有限的，在一定程度改善波形質量的重建，并允許濾波輸出。當產生一個恒定的頻率，相位輸出線性增加，因此模擬波形生成本身就是一個斜坡。試問，線性輸出波形怎樣轉化為正弦波？A相方法振幅查找表用于轉換相位累加器的瞬時輸出值（28比特AD9833）將正弦波振幅信息，提交（10位）到D/A轉換器。DDS的結構充分利用了正弦波對稱的性質和利用的一個映射邏輯合成一個完整周期的正弦波。該相位對振幅查找表其余數(shù)據(jù)通過閱讀然后再向前，這形象地顯示在圖5。什么是DDS的常用用途？應用程序當前正在使用基于DDS產生的基本波形，分為兩個主要類別：根據(jù)通信系統(tǒng)的設計要求，性能優(yōu)良的頻率源的相位噪聲低，往往選擇其組合的DDS光譜性能和頻率調諧分辨率。這些應用包括使用DDS調制，作為一個PLL參考頻率，以提高整體可調，作為本地振蕩器，甚至直接射頻傳輸。另外，許多工業(yè)和生物醫(yī)學應用DDS的波形發(fā)生器作為一個可編程的器件。因為DDS是數(shù)字可編程，相位和波形頻率可以很容易地調整，而無需改變外部元件，通常需要改變時，使用傳統(tǒng)的模擬編程即可。DDS調整簡單，找到共振的頻率或補償溫度漂移。這樣應用包括使用頻率源DDS在一個可調節(jié)測量阻抗的阻抗傳感器（例如在1），產生的脈沖波調制信號電纜用于微型驅動，或在局域網(wǎng)檢查電話衰減。你認為對于現(xiàn)實世界系統(tǒng)設備的設計者，DDS的關鍵優(yōu)點是什么？今天的成本競爭力，高性能，功能集成DDS IC是越來越常見的兩種通信系統(tǒng)和傳感器應用。他們的優(yōu)點，對設計工程師的吸引力，包括：?數(shù)字控制微赫茲的頻率調整和相位調諧能力，跳躍速度非?？?；?在調整輸出頻率（或階段）連續(xù)頻率無過沖或模擬相關的循環(huán)時間異常；?DDS的數(shù)字架構消除了需要解決的手動調諧合成器和調整相關的模擬元件老化和溫度漂移；圖6 FSK調制?DDS的數(shù)字控制接口的架構有利于實現(xiàn)高分辨率環(huán)境下，系統(tǒng)可以進行遠程控制和優(yōu)化控制處理器。我會用怎樣的FSK編碼DDS設備？二進制頻移鍵控（簡稱為FSK）是一個最簡單的數(shù)據(jù)編碼形式。數(shù)據(jù)傳輸通過將載波頻率連續(xù)的傳到兩個分立的頻率。因此一個頻率，f1，（或許較高的）被指定為標記頻率（二進制的），另一個頻率f0作為基頻（二進制零）。圖6顯示了一個例子，空間數(shù)據(jù)和傳輸信號之間的關系。圖7 一個基于DDS的編碼這種編碼方案很容易實現(xiàn)DDS的使用。DDS的頻率控制字，代表輸出頻率，設置為適當?shù)闹祦砩蒮0和f1的，因為它們在0和1以進行傳輸。傳輸?shù)皆O備之前用戶需要調整方案。在AD9834，兩個頻率寄存器，可方便的進行FSK編碼。A的設備專用針（FSELECT）接受調制信號，并選擇合適的控制字（或頻率寄存器）。該框圖圖7演示了簡單的FSK信號的編碼。頻移鍵控PSK編碼怎么樣？相移鍵控（PSK）是另一種數(shù)據(jù)編碼的簡單形式。在PSK，載波頻率保持不變，并在第二階段的信號傳輸傳達的信息是多種多樣的。在這計劃完成的PSK，（最簡單的）被稱為二進制的PSK（BPSK調制），只用兩個信號相位，0度和180度。每個位的狀態(tài)來決定該位的狀態(tài)上。如果波階段的不改變，信號狀態(tài)保持不變（低或高）。如果波階段（180度的變化），那么信號狀態(tài)變化（從低到高，或從高至低）。容易實現(xiàn)的PSK編碼是用DDS芯片。設備大部分有一個單獨的輸入寄存器（相位寄存器），可以裝載一個階段的值。這個值直接添加到載波相位而不改變其頻率。改變這種調制的載波相位，因此產生的PSK輸出信號。用于需要高速調制，AD9834允許預裝階段寄存器進行切換選擇使用專用輸入引腳（PSELECT），這之間交替按規(guī)定調控的載體。更多復雜的PSK形式選用4或8波階段。這使得被傳送二進制數(shù)據(jù)在每個階段的變化速度可能比BPSK調制慢。在fourphase調制（正交PSK或QPSK調制），可能相角為0，+90，90，和180度，每相移可以代表兩個信號分子。在AD9830，AD9831，AD9832，AD9835的提供4個階段和寄存器，允許復雜的相位調制的計劃實施，不斷更新注冊不同相位偏移。多個DDS器件可以同步嗎，也就是說，智商能力？圖8 多個DDS同步模式它可以使在同一主機兩個單DDS器件的時鐘運行輸出的兩個信號的相位關系可直接控制。在圖8里，兩個AD9834s是用一個程序參考時鐘引腳，以同樣的重置用于更新兩個部分。使用這種設置，有可能做智商調制。傳輸任何數(shù)據(jù)之前，先復位該DDS，做之前必須斷電。這將設置DDS輸出到一個已知的階段，它作為共同的參照點，允許符合多個DDS的同步裝置。當新的數(shù)據(jù)同時發(fā)送到多個DDS的單位，一連貫的相位關系可以保持，以及它們的相對相位偏移可預見由相位偏移寄存器方式轉變。AD9833和AD9834的有12位分辨率的階段。多個DDS的同步如需進一步詳情請參閱應用筆記AN605。什么是基于DDS系統(tǒng)的主要性能規(guī)格？相位噪聲，抖動，無雜散動態(tài)范圍（SFDR）。相位噪聲（dB/Hz的）的頻率不穩(wěn)定,振蕩器短。它是衡量作為單邊帶從頻率變化造成的噪音低于在使用振蕩器的（工作頻率為1Hz）的帶寬在兩個或多個頻率位移振蕩器工作頻率振幅分貝。這種具有特殊性能的測量方法應用在模擬通信。DDS器件具有良好的相位噪音？對采樣系統(tǒng)的噪聲，取決于很多因素。參考時鐘抖動可以被看作是對基本信號的相位噪聲在DDS的制度，相位截斷可以根據(jù)碼字選擇引入到系統(tǒng)中的一個錯誤級別。對于一個完全可以由一個二進制編碼表示的比例，也沒有截斷誤差。對于需要更多超過可用的位數(shù)，由此產生的相位噪聲截斷誤差結果如光譜圖9 典型的AD9834輸出相位噪聲圖輸出頻率為2兆赫,時鐘是50M赫茲。圖。他們的大小和分布取決于選擇的代碼字。該DAC還有助于在系統(tǒng)中的噪音。DAC的量化或線性誤差會造成噪音及諧波。圖9顯示了相位噪聲DDS在這種情況下一個典型情節(jié)，設備的AD9834。怎么樣抖動？度均方根抖動是數(shù)字信號的動態(tài)位移的長期測量。振蕩器將有一個完美的上升和下降沿時間正是經常在瞬間發(fā)生的，絕不會有所不同。這當然是不可能的，因為即使是最好的振蕩器也會由于噪音和其他來源的實際組件構建不完善。高品質，低相位噪聲晶體振蕩器將抖動小于35皮秒（ps）的時期，積累了許多以百萬計的由熱噪聲引起的抖動時鐘邊緣，不穩(wěn)定的電子振蕩器，外部干擾通過電源，甚至輸出連接。其他影響因素包括外部磁場或射頻電從附近的發(fā)射機，這將有助于抖動影響振蕩器的輸出干擾領域。即使是一個簡單的放大器，逆變器，或將有助于緩沖抖動信號。因此DDS的設備輸出的將增加一定量的抖動。由于每個時鐘將已經有一定抖動，選擇一個低抖動振蕩器是至關重要的開始。劃分了一個高頻率的時鐘頻率是一種減少抖動方法。隨著頻率的劃分，相同數(shù)量的抖動一段較長的時間內發(fā)生，減少其對系統(tǒng)時間的百分比。一般而言，以減少抖動重要來源，避免引入額外的來源，應該使用一個穩(wěn)定的參考時鐘，避免使用信號和電路慢慢的殺死，并使用可行的最高頻率，以便增加過采樣。無雜散動態(tài)范圍（SFDR）是指信號和水平最高的比率（衡量分貝之間）的最高級別，在頻譜信號包括相關的諧波頻率分量。對于最好的無雜散動態(tài)范圍，必須首先具有高品質的振蕩器。SFDR是一個重要的規(guī)范和應用渠道的應用程序，通信頻譜的頻率與其他被共享。如果發(fā)射機的輸出發(fā)送到其他頻段的雜散信號，他們可能會損壞鄰近信號或中斷信號。(a) (b)圖10 控制時鐘為50MHz的AD9834輸出圖11 由互動設計工具提供屏幕上陳述輸出時鐘為50的典型情節(jié)取自AD9834是在圖10所示。輸出頻率正好是1/3的主時鐘頻率（MCLK）。由于頻率明智的選擇，有在25MHz的窗口沒有諧波頻率，至少有80dB以下的信號（SFDR=80dB）。較低的頻率設定在（b）有更多的點，形狀的波形（但不夠的，一個真正干凈的波形），并給出了一個更為現(xiàn)實的圖片，在二次諧波頻率，大約是50dB以下信號（SFDR=50dB）。你有更容易進行編程和DDS的性能預測的工具嗎？在線互動設計工具是一個選拔調整，給定一個時鐘和期望輸出頻率和階段。選擇所需的頻率，以及理想化的輸出諧波濾波器后重建的外部顯示已被應用。一個例子是如圖11所示。表格數(shù)據(jù)也提供了重要的圖像和諧波。這些工具將如何幫助我的DDS方案？所有這一切需要的是必要的頻率輸出和系統(tǒng)的參考時鐘頻率。該設計工具輸出的是完整的編程序列所需方案的一部分。以圖12為例，MCLK的是設置為25MHz和所需的輸出頻率設置為10MHz。一旦更新按鈕按下時，部分序列初始化。圖12如何評價你的DDS器件？所有DDS器件具有一個評價板可供購買。由專用軟件攜帶，用戶可以測試/評估。每一個技術說明附評估電路板原理圖包含的信息，并顯示最佳推薦電路板設計和布局的做法。