【導(dǎo)讀】本論文進(jìn)行基于FPGA的數(shù)字信號(hào)發(fā)生器設(shè)計(jì)，可以為產(chǎn)生具有高精度、高靈活性的數(shù)字信號(hào)提供工程基礎(chǔ)，具有較高的實(shí)際意義。實(shí)現(xiàn)平臺(tái)，采用VHDL硬件描述語(yǔ)言進(jìn)行開(kāi)發(fā)。采用Xinlinx公司的ISE軟件進(jìn)行軟件程序開(kāi)發(fā)，進(jìn)一步在ModelTech公。司的仿真工具M(jìn)odelSim中完成仿真驗(yàn)證。三角波模塊仿真......

　　

【正文】 序運(yùn)行 20us 仿真結(jié)果如圖 所示 。 圖 改變波形的仿真 從時(shí)間軸可看出前 10000ns 輸出三角波與初始設(shè)置相同。 10000ns 后輸出與參數(shù)一沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 30 致正弦波，且三角波與正弦波波形與設(shè)計(jì)的一致，故正弦波信號(hào) 設(shè)計(jì)的設(shè)計(jì)完全正確。 （ 3）不同頻率周期的 4 種不同相同波形 在頂層文件中設(shè)置 SEL 為“ 10”選擇方波輸出，并且設(shè)置幅度 APSELC 為 1， FSELC為 0。 10000ns 后設(shè)置 SEL 為“ 01”選擇方波輸出，并且設(shè)置幅度 APSELC 為 1， FSELC為 0。再等 100000 后設(shè)置 SEL 為“ 00”選擇方波輸出，并且設(shè)置幅度 APSELC 為 1，F(xiàn)SELC 為 0。再 10000ns 后設(shè)置 SEL 為“ 11”選擇方波輸出，并且設(shè)置幅度 APSELC為 1， FSELC 為 0。在 Modelsim 中進(jìn)行仿真。仿真結(jié)果如圖 與圖 。 圖 改變 波形 的 波形 仿真 圖 改變 波形的 波形 仿真 從時(shí)間軸可看出前 10000ns 輸出 周期 198ns,振幅 與初始設(shè)置相同。 100ns 至 11000ns輸出振幅為 00111111 的鋸齒波。 110000ns 至 12020ns 輸出周期為 30ns 振幅為 10011111的方波 12020ns 后輸出 振幅為 10111111 的三角波。 故 仿真圖與理論情況一致， 正弦波信號(hào) 設(shè)計(jì)的設(shè)計(jì)完全正確。 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 31 結(jié) 論 本論文主要根據(jù) DDS 技術(shù)與 FPGA 技術(shù)設(shè)計(jì)信號(hào)發(fā)生系統(tǒng)，針對(duì)信號(hào)發(fā)生系統(tǒng)的硬件電路與軟件設(shè)計(jì)進(jìn)行了詳細(xì)的研究與設(shè)計(jì)，完成了一套四通道輸出的信號(hào)發(fā)生器。完成了整個(gè)系統(tǒng)的應(yīng)用軟件設(shè)計(jì)，其中主要包括基于 FPGA 的 VHDL 的 ISE 軟件。 FPGA主要實(shí)現(xiàn)對(duì)數(shù)據(jù)的控制與合成，最后對(duì)幾種常用信號(hào)進(jìn)行了較為詳細(xì)地測(cè)試與分析，結(jié)果證明其信號(hào)形式、精度等都達(dá)到預(yù)期的設(shè)計(jì)技術(shù)指標(biāo)。 本設(shè)計(jì)主要通過(guò) VHDL 語(yǔ)言實(shí)現(xiàn)頻率控制、波形控制、 波形數(shù)據(jù)的提取、 波形的產(chǎn)生工作。其中 ,波形數(shù)據(jù)運(yùn)用 VHDL 語(yǔ)言編寫(xiě) ?？刂撇糠种饕捎卯a(chǎn)生高低電平的撥碼開(kāi)關(guān)控制。并通過(guò) xilinx ise 與 Modelsim 軟件進(jìn)行波形的仿真，從而完成整個(gè)設(shè)計(jì)。 首先運(yùn)用 VHDL 語(yǔ)言完成正弦波，三角波，方波，鋸齒波的波形實(shí)現(xiàn)，并建立相應(yīng)的測(cè)試文件對(duì)相應(yīng)的波形進(jìn)行測(cè)試調(diào)用 modelsim 軟件看是否為我們想得到的波形。 本課題采用基于 FPGA 的數(shù)字信號(hào)發(fā)生器設(shè)計(jì)方案，首先分析了數(shù)字信號(hào)發(fā)生器的原理及設(shè)計(jì)方法，并通過(guò) xilinx ise 與 Modelsim 進(jìn)行軟件設(shè)計(jì)及仿真。 實(shí)現(xiàn)能產(chǎn)生正弦，三角，鋸齒，方波四種信號(hào)的信號(hào)發(fā)生器，并且所得波形的頻率振幅可控。根據(jù)要求 設(shè)計(jì)了一款以現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA 為載體的多波形數(shù)字信號(hào)發(fā)生器發(fā)生器，論文中主要完成了以下幾個(gè)方面的工作 : ，數(shù)字信號(hào)發(fā)生器主要由頂層控制電路、波形生成電路及各組成部分。本次設(shè)計(jì)著重于波形生成電路部分。 DDS 技術(shù)原理和結(jié)構(gòu)的基礎(chǔ)上，對(duì) FPGA 進(jìn)行邏輯設(shè)計(jì)實(shí)現(xiàn)了波形生成部分，根據(jù)系統(tǒng)設(shè)計(jì)要求， 通過(guò)選擇數(shù)字信號(hào)發(fā)生器可以實(shí)現(xiàn)對(duì)不同時(shí)刻所發(fā) 出的信號(hào)的選擇，并控制波形的輸出振幅以及頻率。得到我們想要的信號(hào)，完成數(shù)字信號(hào)發(fā)生器的作用。 采用 VHDL 硬件描述語(yǔ)言完成了產(chǎn)生模塊和波形控制模塊的設(shè)計(jì)，并在ModelSim 軟件中對(duì)各個(gè)模塊進(jìn)行了仿真，仿真結(jié)果均達(dá)到了設(shè)計(jì)預(yù)期。 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 32 致 謝 非常感謝 錢(qián)博 講師在我大學(xué)的最后學(xué)習(xí)階段 ——畢業(yè)設(shè)計(jì)階段給自己的指導(dǎo)，從最初的定題，到資料收集，到寫(xiě)作、修改，到論文定稿，嚴(yán)格把關(guān)，循循善誘，他給了我耐心的指導(dǎo)和無(wú)私的幫助。為了指導(dǎo)我的畢業(yè)論文，他放棄了自己的休息時(shí)間，他的這種無(wú)私奉獻(xiàn)的敬業(yè)精神令人欽佩，值此論文完成之際，我向我的導(dǎo)師表示衷心的感謝和崇高的敬意 ！ 同時(shí)，感謝所有任課老師和所有同學(xué)在這四年來(lái)給自己的指導(dǎo)和幫助，是他們教會(huì)了我專業(yè)知識(shí)，教會(huì)了我如何學(xué)習(xí)，教會(huì)了我如何做人。正是由于他們，我才能在各方面取得顯著的進(jìn)步，在此向他們表示我由衷的謝意，并祝所有的老師培養(yǎng)出越來(lái)越多的優(yōu)秀人才，桃李滿天 下！ 通過(guò)這一階段的努力，我的畢業(yè)論文終于完成了，這意味著大學(xué)生活即將結(jié)束。在大學(xué)階段，我在學(xué)習(xí)上和思想上都受益非淺，這除了自身的努力外，與 導(dǎo) 師、同學(xué)和朋友的關(guān)心、支持和鼓勵(lì)是分不開(kāi)的。 最后，向所有關(guān)心我的親人、師長(zhǎng)和朋友們表示深深的謝意！ 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 33 參考文獻(xiàn) [1] 譚會(huì)生，張昌凡等 . EDA 技術(shù)及應(yīng)用（第二版） [M].西安：西安電子科技大學(xué)出版社，2020， 1778. [2] 李國(guó)麗，朱維勇，欒銘 .EDA 與數(shù)字系統(tǒng)設(shè)計(jì) [M].北京：機(jī)械工業(yè)出版社， ，98128. [3] 樊昌信，曹麗娜等，通信原理 [M] . 北京國(guó)防工業(yè)出版社， 2020： 381387 [4] 沈允春 .擴(kuò)譜技術(shù) [M] . 北京：國(guó)防工業(yè)出版社， 1995： 126. [5] 沈振元，聶志泉 .通信系統(tǒng)原理 [M]. 西安：西安電子科技大學(xué)出版社 ,2020： 2432. [6] 梁勇，秦春斌 ． EDA 技術(shù)及應(yīng)用教程 [M]. 北京：機(jī)械工業(yè)出版社， 2020： 118132 [7] 潘松，黃繼業(yè)． EDA 技術(shù)與 VHDL[M] . 北京：清華火學(xué)出版社， 2020： 6489 [8] 趙偉， VHDL 入門(mén)解惑經(jīng)典實(shí)例經(jīng)驗(yàn)總結(jié) [M] . 北京 :北京航空航大大學(xué)出版社， 2020：5375 [9] 國(guó)磊，姚志文 . 一種基于 FPGA 跳頻解碼實(shí)現(xiàn)方法 . 西安：現(xiàn)代電子技術(shù) . 2020： 35. [10] 徐金龍，劉宇紅，劉橋 .基于 DDS 原理的任意波形信號(hào)發(fā)生器的設(shè)計(jì) [J].現(xiàn)代機(jī)械，2020， 4： 7476. [11] 薛文 .DDS 任意波形發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn) [D]:.南京 .南京理工大學(xué) ,2020 [12] 高琴 ,姜壽山 ,魏忠義 .基于 FPGA 的 DDS 信號(hào)源設(shè)計(jì)與實(shí)現(xiàn) [J].西安工程科技學(xué)院學(xué)報(bào) ,2020,20(2） ： 211214. [13] 楊麗 ,李鎮(zhèn) ,孫厚軍 .基于 FPGA的多波形信號(hào)發(fā)生器 [J].無(wú)線電工程 ,2020,35(7)： 4648. [14] 洪嘉 ,彭啟琮 ,基于 FPGA 的數(shù)字中頻信號(hào)發(fā)生器硬件設(shè)計(jì) [J].信息技術(shù) ,2020,12：6365. [15] 杜培明 .基于 FPGA 動(dòng)態(tài)信號(hào)產(chǎn)生器設(shè)計(jì) [J].現(xiàn)代電子技術(shù) ,2020,17： 7880. [16] 莫小靈 .正弦信號(hào)發(fā)生器的 FPGA 實(shí)現(xiàn) [J].新余高專學(xué)報(bào) ,2020,11(3)： 9091. [17] 王道憲 .CPLD/FPGA 可編程邏輯器件應(yīng)用與開(kāi)發(fā) [M].北京：國(guó)防工業(yè)出版社， 2020. [18] 宋晶晶 .基于 FPGA 的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn) [J]. 無(wú)線電工程， 2020，（ 04） [19] 張福洪 ,孫寧波 ,戴紹港 .基于 FPGA 的擴(kuò)頻通信系統(tǒng)的研究及仿真 [J] .計(jì)算機(jī)系統(tǒng)應(yīng)用， 2020，（ 05） [20] 劉磊 .基于 FPGA 的擴(kuò)頻模擬信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn) [D].哈爾濱：哈爾濱工程大學(xué)，2020. 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 34 [21] 李星 .直擴(kuò)系統(tǒng)發(fā)射機(jī)的設(shè)計(jì)與實(shí)現(xiàn) [D] .西安：西安電子科技大學(xué)， 2020. [22] 陸濤 .基于 FPGA 實(shí)現(xiàn)的擴(kuò)頻通信系統(tǒng) [D].成都：西南交通大學(xué) ， 2020 [23] 楊健 .基于 FPGA 的通用信號(hào)處理模塊的設(shè)計(jì)與實(shí)現(xiàn) [D].鎮(zhèn)江：江蘇科技大學(xué)， 2020 [24] Campbell R J, Amitage JR, Sherlock G, et al Wavelength stable uncooled fiber grating semiconductor laser for use in an optical WDM access work [J]. Electron Lett,1996, 32（ 12）： 119121 [25] Laster , Ree J. H, Interference rejection in digital wireless munications [J]. IEEE Signal Proc. Mag., May 1997： 274288. [26] Laster , Ree J. H, Interference rejection in digital wireless munications [J]. IEEE Signal Proc. Mag., May 1997： 1433 [27]Fhkkema, Paul . SpreadSpectrum Techniques for Wireless Communication. IEEE Signal Processing Magazine7n03,pp 2636, 1997： 132143. [28]Raymond Cole of a FrequencyHopped Spread Spectrum . 沈陽(yáng)理工大學(xué)學(xué)士學(xué)位論文 35 附錄 A 英文原文 Introduction to FPGA Technology From： Peter J. Ashenden, Digital Design An Embedded Systems Approach Using Verilog [M] New York: Man Kaufmann Publisher,2020 Fieldprogrammable gate array (FPGA) technology continues to gain momentum, and the worldwide FPGA market is expected to grow from $ billion in 2020 to $ billion by 20201. Since its invention by Xilinx in 1984, FPGAs have gone from being simple glue logic chips to actually replacing custom applicationspecific integrated circuits (ASICs) and processors for signal processing and control applications. Why has this technology been so successful? This article provides an introduction to FPGAs and highlights some of the benefits that make FPGAs unique. What is an FPGA? At the highest level, FPGAs are reprogrammable silicon chips. Using prebuilt logic blocks and programmable routing resources, you can configure these chips to implement custom hardware functionality without ever having to pick up a breadboard or soldering iron. You develop digital puting tasks in software and pile them down to a configuration file or bitstream that contains information on how the ponents should be wired together. In addition, FPGAs are pletely reconfigurable and instantly take on a brand new ―personality‖ when you repile a different configuration of circuitry. In the past, FPGA technology was only available to engineers with a deep understanding of digital hardware design. The rise of highlevel design tools, however, is changing the rules of FPGA programming, with new technologies that convert graphical block diagrams or even C code into digital hardware circuit