第2章cpld與fpga工作原理簡介-資料下載頁
2025-07-20 08:28本頁面
【正文】 = ns 5）輸出驅動： LE有兩個輸出驅動內部互連，一個驅動局部互連．另一個驅動行或列的快速通道 Fast Track的互連輸出，這兩個輸出可以單獨控制．可以實現(xiàn)在一個 LE中， LUT驅動一個輸出，而寄存器驅動另一個輸出．因而在 —個 LUT中的觸發(fā)器和 LUT能夠用來完成不相關的功能．能夠提高 LE的資源利用率。 三 、 快速通道 (Fast Track)： 在 FLEX10K結構中 ， Fast Track遍布于整個器件 ，可預測其延時性能 。 有些 FPGA采用分段式連線結構 ， 會使延時難以預測 ， 從而降低了設計性能 。 Fast Track連接是由遍布整個器件的 “ 行互連 ” 和“ 列互線 ” 組成的 。 每行的 LAB有一個專用的“ 行互連 ” ， “ 行互連 ” 可以驅動 IO引腳或饋送到器件中的其他 LAB。 “ 列互線 ” 連接各行 。 也能驅動 I／ O引腳 。 連續(xù)布線 = 每次設計重復的可預測性和高性能 連續(xù)布線 ( Altera 基于查找表（ LUT）的 FPGA ) LAB LE 四 、 I／ O單元與專用輸入端口 IOC： FLEX10K的引腳由 IOE驅動 。 IOE位于快速通道的行和列的末端 ， 包含一個雙向 IO緩沖器和一個寄存器 ， 這個寄存器可以用作需要快速建立時間的外部數(shù)據的輸入寄存器 ， 也可以作為要求快速“ 時鐘到輸出 ” 性能的數(shù)據輸出寄存器 。 IOE可以配置成輸入 、 輸出或雙向口 。 五、嵌入式陣列塊 EAB： Embedded Array Block 是在輸入、輸出口上帶有寄存器的 RAM塊．是由一系列的嵌入式 RAM單元構成。當要實現(xiàn)有關存儲器功能時，每個 EAB提供 2048個位。 EAB可以非常方便地實現(xiàn)一些規(guī)模不太大的 RAM、ROM、 FIFO或雙口 RAM等功能塊的構造。 當 EAB用來實現(xiàn)計數(shù)器、地址譯碼器、狀態(tài)機、乘法器、微控制器以及 DSP等復雜邏輯時，每個EAB可以貢獻 100到 600個等效門。 EAB可以單獨使用，也可以組合起來使用． EAB 的字長是可配置的 256x8 512x4 1024x2 2048x1 256x8 256x8 512x4 512x4 256x16 512x8 圖 340 用 EAB構成不同結構的 RAM和ROM 輸出時鐘 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 寫脈沖電路 輸出寬度8 , 4 , 2 , 1 數(shù)據寬度8 , 4 , 2 , 1 地址寬度 8,9,10,11 寫使能 輸入時鐘 EAB 可以用來實現(xiàn)乘法器 VS 非流水線結構 ,使用 35個 LE,速度為 34 MHz 流水線結構速度為 100 MHz, EAB 8 8 90 MHz 用 EAB實現(xiàn)的流水線乘法器操作速度可達 90 MHz! 實例 : 4x4 乘法器 + (6 LE) + (6 LE) + (7 LE) 8 LE LE LE LE LE LE LE LE LE LE LE LE LE LE LE L
數(shù)學相關推薦
鄂ICP備17016276號-1