3d封裝的發(fā)展動態(tài)與前景-資料下載頁
2025-06-29 10:16本頁面
【正文】 如圖4所示。，它是CSP封裝的最小實(shí)用間距。在封裝堆疊中需采用回流焊工藝，一般底部封裝模蓋的厚度必須小于頂部堆疊封裝焊接球支架的高度，為了獲得盡可能大的支架高度，選擇CSP焊球間距的65％為實(shí)際焊球的直徑，見表3。在回流焊中，當(dāng)焊劑掩模開口尺寸是CSP焊球間距的1/2時，支架高度經(jīng)封裝堆疊后的高度如表3最后一排所示。最近Amkor公司推出兩種新型CSP封裝堆疊，見圖5，一是與傳統(tǒng)塑封BGA相似，采用100μm厚的芯片和超低環(huán)氧線焊。，，、。二是在襯底中央有一個空腔，芯片放置在空腔中，，、。這兩種封裝的頂部表面沿著模成型區(qū)都有銅的焊盤，供頂部堆疊另一個封裝，見圖5的右側(cè)。這兩種CSP封裝堆疊都已通過耐潮濕測試（MRT）和封裝可靠性測試。4 智能堆疊2004年12月日本初創(chuàng)公司Zycube準(zhǔn)備采用一種智能堆疊（SmartStacking）技術(shù)創(chuàng)建3D電路，2005年下半年著手制造，2007年推出商用產(chǎn)品。這種智能堆疊技術(shù)將采用垂直通孔填埋工藝，以提高芯片間的連接數(shù)目，允許并行操作以改進(jìn)性能，這種方法可避免SoC大量內(nèi)部連線、減小傳輸延遲和降低功耗，還可把Si芯片與化合物半導(dǎo)體芯片融合成單個器件?；赟martstack技術(shù)的IC采用KGD芯片或圓片，可以是任何Si芯片或化合物半導(dǎo)體芯片，包括處理器、存儲器、傳感器、模擬IC和RF芯片都可被堆疊，通過垂直填埋內(nèi)連實(shí)現(xiàn)電連接。目前全球主要IC廠商、大學(xué)、研究所和初創(chuàng)公司都在加緊研究3D集成技術(shù)、3D封裝技術(shù)，如RPI、恩霍夫－慕尼黑、日本ASET（超級電子技術(shù)協(xié)會）、日本東北大學(xué)、IBM、英飛凌、東芝、北卡羅納州微電子中心、MCNCRDI和Tezzaron等，他們著重研究圓片與圓片、芯片與圓片、芯片與芯片的堆疊、鍵合、通孔和互連等課題。3D封裝是手機(jī)等便攜式電子產(chǎn)品小型化和多功能化的必然產(chǎn)物，它將在該領(lǐng)域中大顯身手。6 / 6
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1