3d封裝的發(fā)展動態(tài)與前景-文庫吧資料
2025-07-05 10:16本頁面
【正文】 出KGD，然后將KGD粘合到基板圓片上。它的關鍵技術是：①通孔，采用DRIE（深反應離子刻蝕）制備硅孔，如采用SF6快速刻蝕硅，在多工藝部的各向異性刻蝕過程中可使用C4F8鈍化通孔側壁；②通孔填注，在300℃下用TEOS CVD淀積SiO2絕緣層，然后淀積TiN/Cu或TaN/Cu；③圓片與圓片或芯片與圓片之間精確對準，目前最好的對準精度為177。 芯片堆疊的互連[2]從圖1可知，芯片間的互連是采用金絲球焊的方式來完成的，這要求金絲球形成高度必須小于75μm當多個芯片堆疊時，對金絲球焊的要求更高，即要求金絲球焊的高度更低。參與芯片堆疊技術的公司還有Matrix、Tezzaron和IrVine Sensors等公司。[5]MCP內存在日本、韓國的手機、數(shù)碼相機和便攜式游戲機中被廣泛采用。該公司通常的MCP是堆疊2～4個不同的類型的存儲器芯片，如SRAM，閃存或DRAM。2005年4月ST微電子也推出堆疊8個芯片的MCP，芯片厚度40μm，芯片間中介層厚度40μm，采用這種8個芯片堆疊的存儲器，使過去1Gb存儲器占用的電路板現(xiàn)在能容納1GB的存儲器。 芯片堆疊的最新動態(tài)至2005年2月底，芯片堆疊的最高水平是富士通和英特爾，富士通內存芯片堆疊8個芯片，芯片厚度25μm，芯片尺寸為8mm12mm。芯片堆疊的主要缺點是堆疊中的某個芯片失效，整個芯片堆疊就報廢。芯片堆疊的優(yōu)缺點、前景和關系如表1所示，表1給出了芯片堆疊與封裝堆疊的比較。芯片堆疊于1998年開始批量生產，絕大多數(shù)為雙芯片堆疊，如圖1所示。通常MCP是多個存儲器芯片的堆疊，而SCSP是多個存儲器和邏輯器件芯片的堆疊。芯片堆疊的封裝主要兩種，一是MCP，二是SCSP。2 芯片堆疊手機已成為高密度存儲器最強、最快的增長動力，它正在取代PC成為高密度存儲器的技術驅動，在2008年手機用存儲器可能超過PC用存儲器。這就是
畢業(yè)設計相關推薦
鄂ICP備17016276號-1